[發明專利]一種比較器及逐次逼近式模擬數字轉換器

有效

• 申請號: 201611262669.3
• 申請日: 2016-12-30
• 公開（公告）號: CN108270420B
• 公開（公告）日: 2021-08-06
• 發明（設計）人: 荀本鵬;劉飛;徐麗;唐華;楊海峰
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24;H03M1/46
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 潘彥君;吳敏

1.一種比較器，其特征在于，包括：順序連接的前置運放電路及鎖存器電路，所述前置運放電路包括依次連接并適于對輸入的待比較信號進行放大的第一前置運放單元、第二前置運放單元及第三前置運放單元；

所述第三前置運放單元，包括：第一PMOS管及第二PMOS管；

所述鎖存器電路，設置有以反向器首尾連接成的雙穩態結構，包括：第一CMOS反相器、第二CMOS反相器、第一NMOS管及第二NMOS管，適于對所述第三前置運放單元輸出的信號進行比較，并根據比較結果輸出相應的數字信號；

其中：所述第一PMOS管的柵極及第二PMOS管的柵極與時鐘信號輸入端耦接，所述第一PMOS管的源極及所述第二PMOS管的源極與參考電源耦接，所述第一PMOS管的漏極與所述第二CMOS反相器的信號輸入端耦接，所述第二PMOS管的漏極與所述第一CMOS反相器的信號輸入端耦接；

所述第一CMOS反相器的信號輸入端與所述第二CMOS反相器的信號輸出端連接，所述第一CMOS反相器的信號輸出端與所述第二CMOS反相器的信號輸入端連接，所述第一NMOS管的柵極及第二NMOS管的柵極與所述第二前置運放單元的輸出端及所述第三前置運放單元的輸入端耦接，所述第一NMOS管的源極與所述第一CMOS反相器中的NMOS管的漏極耦接，所述第一NMOS管的漏極與所述第一CMOS反相器中的PMOS管的漏極耦接，所述第二NMOS管的源極與所述第二CMOS反相器中的NMOS管的漏極耦接，所述第二NMOS管的漏極與所述第二CMOS反相器中的PMOS管的漏極耦接；

所述第二前置運放單元，包括相對于所述鎖存器電路對稱設置的第一運放子單元及第二運放子單元，其中所述第一運放子單元包括：第七PMOS管及第八NMOS管，所述第二運放子單元包括：第八PMOS管及第九NMOS管；

所述第七PMOS管的柵極及所述第八NMOS管的柵極，與第一前置運放單元耦接；所述第七PMOS管的源極與所述參考電源耦接，所述第七PMOS管的漏極與所述第八NMOS管的漏極耦接；所述第八NMOS管的源極與所述第一NMOS管柵極耦接；

所述第八PMOS管的柵極及所述第九NMOS的柵極，與第一前置運放單元耦接；所述第八PMOS管的源極與所述參考電源耦接；所述第八PMOS管的漏極與所述第九NMOS管的漏極耦接；所述第九NMOS管的源極與所述第二NMOS管的柵極耦接。

2.如權利要求1所述的比較器，其特征在于，所述第一CMOS反相器包括：第三PMOS管及第三NMOS管，第二CMOS反相器包括：第四PMOS管及第四NMOS管。

3.如權利要求2所述的比較器，其特征在于，所述第三PMOS管的柵極與所述第三NMOS管的柵極、第四PMOS管的漏極、第四NMOS管的漏極及所述第二CMOS反相器的信號輸出端耦接，所述第三PMOS管的源極與所述參考電源耦接，所述第三PMOS管的漏極與第一NMOS管的漏極、第四PMOS管的柵極、第四NMOS管的柵極及所述第二CMOS反相器的信號輸入端耦接；

所述第三NMOS管的柵極與所述第三PMOS管的柵極、第四PMOS管的漏極、第四NMOS管的漏極及所述第二CMOS反相器的信號輸出端耦接，所述第三NMOS管的源極與參考地線耦接，所述第三NMOS管的漏極與所述第一NMOS管的源極耦接；

所述第四PMOS管的柵極與所述第四NMOS管的柵極、所述第三PMOS管的漏極、第一NMOS管的漏極及所述第一CMOS反相器的信號輸出端耦接，所述第四PMOS管的源極與所述參考電源耦接，所述第四PMOS管的漏極與所述第二PMOS管的漏極、所述第二NMOS管的漏極及所述第一CMOS反相器的信號輸入端耦接；

所述第四NMOS管的柵極與所述第四PMOS管的柵極、第三PMOS管的漏極、第三NMOS管的漏極及所述第一CMOS反相器的信號輸出端耦接，所述第四NMOS管的源極與所述參考電源耦接，所述第四NMOS管的漏極與所述第二NMOS管的源極耦接。