[發明專利]一種比較器及逐次逼近式模擬數字轉換器

有效

• 申請號: 201611262669.3
• 申請日: 2016-12-30
• 公開（公告）號: CN108270420B
• 公開（公告）日: 2021-08-06
• 發明（設計）人: 荀本鵬;劉飛;徐麗;唐華;楊海峰
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24;H03M1/46
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 潘彥君;吳敏

一種比較器及逐次逼近式模擬數字轉換器，所述比較器包括：順序連接的前置運放電路及鎖存器電路，所述前置運放電路包括依次連接并適于對待比較信號放大的第一、第二前及第三前置運放單元；所述第三前置運放單元包括：第一及第二PMOS管；所述鎖存器電路包括：第一CMOS反相器及第二CMOS反相器，設置有以反向器首尾連接成的雙穩態結構，適于對所述信號進行比較，并根據比較結果輸出相應的數字信號；所述第一及第二PMOS管的柵極與所述第二前置運放單元的輸出端耦接；所述第一NMOS管的柵極及第二NMOS管的柵極與所述第二前置運放單元的輸出端及所述第三前置運放單元的輸入端耦接。采用上述的方案，可以提高比較器的速度。

技術領域

本發明涉及集成電路器件技術領域，尤其涉及一種比較器及逐次逼近式模擬數字轉換器。

背景技術

模擬數字轉換器(Analog-to-Digital Converter，ADC)是現今的應用電子設備以及通信設備的核心模塊，由于近年來電子市場對便攜式電子通信設備的需求，低功耗高精度的ADC已然成為ADC技術的主要發展趨勢。作為ADC結構的主要模塊之一，比較器，尤其是高速度低功耗的比較器在應用市場上也有重要的作用。

目前，典型的比較器的結構如圖1所示，比較器包括：適于對待比較信號依次進行各級放大的第一前置運放單元11、第二前置運放單元12、第三前置運放單元13，及對所述第三前置運放單元13輸出的信號進行比較并根據比較結果輸出相應的數字信號的鎖存器電路14。

但是，上述的比較器存在速度低下的問題。

發明內容

本發明解決的問題是如何提高比較器的速度。

為解決上述問題，本發明實施例提供了一種比較器，所述比較器包括：順序連接的前置運放電路及鎖存器電路，所述前置運放電路包括依次連接并適于對輸入的待比較信號進行放大的第一前置運放單元、第二前置運放單元及第三前置運放單元；所述第三前置運放單元，包括：第一PMOS管及第二PMOS管；所述鎖存器電路，設置有以反向器首尾連接成的雙穩態結構，包括：第一CMOS反相器、第二CMOS反相器、第一NMOS管及第二NMOS管，適于對所述第三前置運放單元輸出的信號進行比較，并根據比較結果輸出相應的數字信號；其中：所述第一PMOS管的柵極及第二PMOS管的柵極與所述第二前置運放單元的輸出端及所述第一NMOS管的柵極耦接，所述第一PMOS管的源極及所述第二PMOS管的源極與參考電源耦接，所述第一PMOS管的漏極與所述第二CMOS反相器的信號輸入端耦接，所述第二PMOS管的漏極與所述第一CMOS反相器的信號輸入端耦接；所述第一CMOS反相器的信號輸入端與所述第二CMOS反相器的信號輸出端連接，所述第一CMOS反相器的信號輸出端與所述第二CMOS反相器的信號輸入端連接，所述第一NMOS管的柵極及第二NMOS管的柵極與所述第二前置運放單元的輸出端及所述第三前置運放單元的輸入端耦接，所述第一NMOS管的源極與所述第一CMOS反相器中的NMOS管的漏極耦接，所述第一NMOS管的漏極與所述第一CMOS反相器中的PMOS管的漏極耦接，所述第二NMOS管的源極與所述第二CMOS反相器中的NMOS管的漏極耦接，所述第二NMOS管的漏極與所述第二CMOS反相器中的PMOS管的漏極耦接。

可選地，所述第一CMOS反相器包括：第三PMOS管及第三NMOS管，第二CMOS反相器包括：第四PMOS管及第四NMOS管。