[發(fā)明專利]基于DSP和FPGA的總線故障注入系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201611260831.8
• 申請日: 2016-12-30
• 公開（公告）號(hào): CN106776188B
• 公開（公告）日: 2020-07-31
• 發(fā)明（設(shè)計(jì)）人: 李旭;秦華旺;田杰;笪力;李寶;徐楊
• 申請（專利權(quán)）人: 南京理工大學(xué)
• 主分類號(hào): G06F11/22
• 分類號(hào): G06F11/22;G06F11/263
• 代理公司: 南京理工大學(xué)專利中心 32203
• 代理人: 陳鵬;朱顯國

本發(fā)明公開了一種基于DSP和FPGA的總線故障注入系統(tǒng)，包括DSP主處理器、FPGA、上位機(jī)、以太網(wǎng)接口模塊、DA模塊、RS422接口模塊、RS485接口模塊、繼電器網(wǎng)絡(luò)、電阻網(wǎng)絡(luò)和存儲(chǔ)模塊；通過串接在總線系統(tǒng)中來進(jìn)行所需故障模式配置，RS422/RS485接口模塊用來接收總線上的串行信號(hào)，由FPGA轉(zhuǎn)換成并行信號(hào)，經(jīng)過DSP處理后，通過FPGA控制DA模塊和繼電器網(wǎng)絡(luò)輸出注入故障后的信號(hào)。本發(fā)明采用硬件故障注入，可以實(shí)現(xiàn)物理層、電氣層、協(xié)議層次故障注入功能，更真實(shí)的模擬硬件在實(shí)際運(yùn)行過程中發(fā)生的故障，在總線設(shè)備正常通信中實(shí)時(shí)加入各種故障。

技術(shù)領(lǐng)域

本發(fā)明涉及故障注入技術(shù)，特別是一種基于DSP和FPGA的總線故障注入系統(tǒng)。

背景技術(shù)

近幾來，RS-422、RS-485總線，因其高實(shí)時(shí)性和高靈活性被廣泛采用，但是在實(shí)際應(yīng)用中，要保證總線系統(tǒng)的高可靠性，總線測試必不可少。

現(xiàn)有的測試方法大多采用正向測試的模式，針對(duì)輸入的激勵(lì)，測試輸出的響應(yīng)；即使現(xiàn)有的一些采取故障注入的測試方法，也僅僅是進(jìn)行物理層次和協(xié)議層次的故障模擬，對(duì)信號(hào)注入短路、斷路、串/并阻抗、信號(hào)替換、信號(hào)延時(shí)等數(shù)字部分故障，對(duì)信號(hào)的模擬部分的故障注入覆蓋不全面，而實(shí)際總線運(yùn)行中會(huì)面對(duì)各種各樣的狀態(tài)及環(huán)境變化。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種基于DSP和FPGA的總線故障注入系統(tǒng)，能夠模擬總線通信時(shí)硬件在實(shí)際運(yùn)行過程中發(fā)生的故障。

實(shí)現(xiàn)本發(fā)明目的的技術(shù)解決方案為：一種基于DSP和FPGA的總線故障注入系統(tǒng)，包括DSP主處理器、FPGA、上位機(jī)、以太網(wǎng)接口模塊、DA模塊、RS422接口模塊、RS485接口模塊、繼電器網(wǎng)絡(luò)、電阻網(wǎng)絡(luò)和存儲(chǔ)模塊；

所述RS422接口模塊和RS485接口模塊設(shè)置在串口總線和FPGA之間，用于接收串口總線上的數(shù)據(jù)，并發(fā)送給FPGA；

所述FPGA通過數(shù)據(jù)總線、地址總線與DSP主處理器相連，將接收的數(shù)據(jù)發(fā)送給DSP主處理器；

所述DSP主處理器通過以太網(wǎng)接口模塊與上位機(jī)連接，接收上位機(jī)發(fā)送的故障指令，根據(jù)對(duì)應(yīng)的故障指令對(duì)接收的數(shù)據(jù)進(jìn)行故障注入，生成故障注入后的數(shù)據(jù)；

所述FPGA通過DA模塊與設(shè)備端連接，DA模塊用于將故障注入后的數(shù)據(jù)轉(zhuǎn)換為模擬量輸出；

所述繼電器網(wǎng)絡(luò)和電阻網(wǎng)絡(luò)設(shè)置在DA模塊與設(shè)備端之間，通過FPGA控制繼電器斷開和連接，所述電阻網(wǎng)絡(luò)用于模擬串行阻抗或并行阻抗。

本發(fā)明與現(xiàn)有技術(shù)相比，其顯著優(yōu)點(diǎn)為：1)本發(fā)明在不改變提供激勵(lì)源的測試設(shè)備與被測設(shè)備信號(hào)的前提下，通過串接在總線系統(tǒng)中的故障注入單元來進(jìn)行所需故障的配置，改變通信信號(hào)，實(shí)現(xiàn)在總線設(shè)備正常通信中加入各種故障的功能；2)本發(fā)明采用硬件故障注入方法，由模擬量輸出故障注入后的信號(hào)，模擬硬件在實(shí)際運(yùn)行過程中發(fā)生的故障；3)本發(fā)明在應(yīng)用中可以根據(jù)約定的波特率，通過上位機(jī)人機(jī)交互界面設(shè)置串行接收波特率，可以直接作為一個(gè)模塊靈活應(yīng)用于不同的波特率通信系統(tǒng),具有很強(qiáng)的靈活性；4)本發(fā)明具有良好的可視化界面，通過以太網(wǎng)通信，可以傳輸故障注入命令，可以實(shí)時(shí)的注入故障；5)本發(fā)明通過FPGA直接控制各個(gè)模塊，降低了系統(tǒng)成本，簡化了電路設(shè)計(jì)，具有較高的性價(jià)比。

附圖說明

圖1是本發(fā)明基于DSP和FPGA的總線故障注入系統(tǒng)整體結(jié)構(gòu)圖。

圖2是本發(fā)明基于DSP和FPGA的總線故障注入系統(tǒng)的硬件結(jié)構(gòu)圖。

圖3是本發(fā)明基于DSP和FPGA的總線故障注入系統(tǒng)的RS422接口模塊原理圖。

圖4是本發(fā)明基于DSP和FPGA的總線故障注入系統(tǒng)的繼電器輸出原理圖。