[發明專利]基于DSP和FPGA的總線故障注入系統

有效

• 申請號: 201611260831.8
• 申請日: 2016-12-30
• 公開（公告）號: CN106776188B
• 公開（公告）日: 2020-07-31
• 發明（設計）人: 李旭;秦華旺;田杰;笪力;李寶;徐楊
• 申請（專利權）人: 南京理工大學
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F11/263
• 代理公司: 南京理工大學專利中心 32203
• 代理人: 陳鵬;朱顯國

1.一種基于DSP和FPGA的總線故障注入系統，其特征在于：包括DSP主處理器、FPGA、上位機、以太網接口模塊、DA模塊、RS422接口模塊、RS485接口模塊、繼電器網絡、電阻網絡和存儲模塊；

所述RS422接口模塊和RS485接口模塊設置在串口總線和FPGA之間，用于接收串口總線上的數據，并發送給FPGA；

RS422接口模塊、RS485接口模塊均包括65LBC184接口芯片和光耦芯片6N137，65LBC184接口芯片用于RS422電平與TTL電平轉換，光耦芯片6N137用于與FPGA的信號隔離；

所述FPGA通過數據總線、地址總線與DSP主處理器相連，將接收的數據發送給DSP主處理器；

所述DSP主處理器通過以太網接口模塊與上位機連接，接收上位機發送的故障指令，根據對應的故障指令對接收的數據進行故障注入，生成故障注入后的數據；

所述FPGA通過DA模塊與設備端連接，DA模塊用于將故障注入后的數據轉換為模擬量輸出；

DA模塊包括4通道的AD5544轉換芯片和OP2177運算放大器，4通道的AD5544轉換芯片用于數模轉換，OP2177運算放大器用于電壓幅度調節、共模電壓調節；

所述繼電器網絡和電阻網絡設置在DA模塊與設備端之間，繼電器網絡由TPIC6B595芯片驅動繼電器，實現并行輸出，通過FPGA控制繼電器的通斷，實現物理層次的短路、斷路、串/并行阻抗的故障注入；所述電阻網絡用于模擬串行阻抗或并行阻抗。

2.根據權利要求1所述的基于DSP和FPGA的總線故障注入系統，其特征在于，以太網接口模塊采用W5300芯片，DSP主處理器為ADSP-BF532芯片。