[發明專利]半導體元件的制作方法

有效

• 申請號: 201611258719.0
• 申請日: 2016-12-30
• 公開（公告）號: CN108269763B
• 公開（公告）日: 2020-01-21
• 發明（設計）人: 林哲平;王永銘;詹電鍼;詹書儼
• 申請（專利權）人: 聯華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242
• 代理公司: 11105 北京市柳沈律師事務所
• 代理人: 陳小雯

本發明公開一種半導體元件的制作方法。首先提供一基底，該基底上具有一存儲區，然后形成一溝槽于基底內，進行一第一離子注入制作工藝以形成一第一摻雜區具有第一導電型式于基底內且位于該溝槽旁，形成一柵極電極于溝槽內，以及進行一第二離子注入制作工藝以形成一第二摻雜區具有第二導電型式于基底內并位于柵極電極上。

技術領域

本發明涉及一種制作半導體元件的方法，尤其是涉及一種制作動態隨機存取存儲器單元的方法。

背景技術

隨著各種電子產品朝小型化發展的趨勢，動態隨機存取存儲器(Dynamic RandomAccess Memory,DRAM)單元的設計也必須符合高集成度及高密度的要求。對于一具備凹入式柵極結構的DRAM單元而言，由于其可以在相同的半導體基底內獲得更長的載流子通道長度，以減少電容結構的漏電情形產生，因此在目前主流發展趨勢下，其已逐漸取代僅具備平面柵極結構的DRAM單元。

一般來說，具備凹入式柵極結構的DRAM單元會包含一晶體管元件與一電荷貯存裝置，以接收來自于位線及字符線的電壓信號。然而，受限于制作工藝技術之故，現有具備凹入式柵極結構的DRAM單元仍存在有許多缺陷，還待進一步改良并有效提升相關存儲器元件的效能及可靠度。

發明內容

本發明較佳實施例公開一種制作半導體元件的方法。首先提供一基底，該基底上具有一存儲區，然后形成一溝槽于基底內，進行一第一離子注入制作工藝以形成一第一摻雜區具有第一導電型式于基底內且位于該溝槽旁，形成一柵極電極于溝槽內，以及進行一第二離子注入制作工藝以形成一第二摻雜區具有第二導電型式于基底內并位于柵極電極上。

附圖說明

圖1至圖6為本發明較佳實施例制作一隨機動態處理存儲器元件的方法示意圖。

主要元件符號說明

10 動態隨機存取存儲器元件 12 位線

14 字符線 16 基底

18 主動區 20 存儲區(存儲器區)

22 柵極 24 淺溝絕緣

26 阱區 28 溝槽

30 摻雜區 32 柵極電極

34 導電層 36 金屬層

38 摻雜區 40 硬掩模

42 絕緣層 44 輕摻雜漏極

46 離子注入制作工藝 48 離子注入制作工藝

具體實施方式

請參照圖1至圖6，圖1至圖6為本發明較佳實施例制作一隨機動態處理存儲器元件的方法示意圖，其中圖1為俯視圖，圖2至圖6則顯示圖1中沿著切線A-A’的剖視圖。本實施例是提供一存儲器元件，例如是具備凹入式柵極的隨機動態處理存儲器(dynamic randomaccess memory,DRAM)元件10，其包含有至少一晶體管元件(圖未示)以及至少一電容結構(圖未示)，以作為DRAM陣列中的最小組成單元并接收來自于位線12及字符線14的電壓信號。