[發明專利]半導體元件的制作方法有效
| 申請號: | 201611258719.0 | 申請日: | 2016-12-30 |
| 公開(公告)號: | CN108269763B | 公開(公告)日: | 2020-01-21 |
| 發明(設計)人: | 林哲平;王永銘;詹電鍼;詹書儼 | 申請(專利權)人: | 聯華電子股份有限公司;福建省晉華集成電路有限公司 |
| 主分類號: | H01L21/8242 | 分類號: | H01L21/8242 |
| 代理公司: | 11105 北京市柳沈律師事務所 | 代理人: | 陳小雯 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基底 半導體元件 導電型式 柵極電極 制作工藝 摻雜區 離子 制作 | ||
1.一種制作動態隨機存取存儲器元件的方法,包含:
提供一基底,該基底上具有一存儲區;
形成一溝槽于該基底的該存儲區內;
進行一第一離子注入制作工藝以形成一第一摻雜區具有第一導電型式于該基底內且位于該溝槽旁;
形成一柵極電極于該溝槽內;以及
形成該柵極電極之后,進行一第二離子注入制作工藝以形成一第二摻雜區具有第二導電型式于該基底內并位于該柵極電極上,其中該第二摻雜區的濃度大于該第一摻雜區的濃度。
2.如權利要求1所述的方法,另包含于形成該溝槽之前形成一淺溝隔離于該基底內并定義出該存儲區。
3.如權利要求1所述的方法,另包含于形成該溝槽之前形成一阱區具有該第一導電型式于該基底內。
4.如權利要求1所述的方法,另包含形成該第一摻雜區于該溝槽兩側的該基底內以及該溝槽正下方的該基底內。
5.如權利要求1所述的方法,其中該柵極電極包含鎢。
6.如權利要求1所述的方法,其中該柵極電極的上表面低于該第一摻雜區的上表面。
7.如權利要求1所述的方法,另包含形成該第二摻雜區于該溝槽兩側的該基底內并位于該柵極電極上方。
8.如權利要求1所述的方法,其中該第一導電型式不同于該第二導電型式。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯華電子股份有限公司;福建省晉華集成電路有限公司,未經聯華電子股份有限公司;福建省晉華集成電路有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611258719.0/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體存儲裝置的制作方法
- 下一篇:半導體傳感器封裝體
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





