[發明專利]半導體元件及其制作方法

在審

• 申請號: 201611249424.7
• 申請日: 2016-12-29
• 公開（公告）號: CN108257959A
• 公開（公告）日: 2018-07-06
• 發明（設計）人: 王永銘;劉立偉;詹書儼;永井享浩;詹電鍼;林哲平
• 申請（專利權）人: 聯華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種制作半導體元件及其制作方法。該制作方法包括：首先提供一基底，形成一溝槽于基底內，進行一離子注入制作工藝，將離子注入溝槽底部的基底中，進行一現場蒸氣成長制作工藝以形成一柵極介電層于溝槽內，形成一柵極電極于柵極介電層上以及形成一摻雜區于柵極電極兩側的基底內。

技術領域

本發明涉及一種制作半導體元件的方法，尤其是涉及一種制作具有不同厚度的柵極介電層的方法。

背景技術

隨著各種電子產品朝小型化發展的趨勢，動態隨機存取存儲器(Dynamic RandomAccess Memory,DRAM)單元的設計也必須符合高集成度及高密度的要求。對于一具備凹入式柵極結構的DRAM單元而言，由于其可以在相同的半導體基底內獲得更長的載流子通道長度，以減少電容結構的漏電情形產生，因此在目前主流發展趨勢下，其已逐漸取代僅具備平面柵極結構的DRAM單元。

一般來說，具備凹入式柵極結構的DRAM單元會包含一晶體管元件與一電荷貯存裝置，以接收來自于位線及字符線的電壓信號。然而，受限于制作工藝技術之故，現有具備凹入式柵極結構的DRAM單元仍存在有許多缺陷，還待進一步改良并有效提升相關存儲器元件的效能及可靠度。

發明內容

本發明較佳實施例公開一種制作半導體元件的方法。首先提供一基底，形成一溝槽于基底內，進行一離子注入制作工藝，將離子注入溝槽底部的基底中，進行一現場蒸氣成長制作工藝以形成一柵極介電層于溝槽內，形成一柵極電極于柵極介電層上以及形成一摻雜區于柵極電極兩側的基底內。

本發明另一實施例公開一種半導體元件，其包含：一柵極電極埋設于一基底內，一摻雜區設于柵極電極兩側的基底內以及一柵極介電層設于柵極電極及摻雜區之間，其中位于摻雜區底部以上的柵極介電層具有一第一厚度而位于摻雜區底部以下的柵極介電層具有一第二厚度。

附圖說明

圖1為本發明較佳實施例的隨機動態處理存儲器元件的俯視示意圖；

圖2為圖1中沿著切線A-A’的剖面示意圖。

主要元件符號說明

10 動態隨機存取存儲器元件 12 位線

14 字符線 16 基底

18 主動區 20 存儲區(存儲器區)

22 柵極 24 位線接觸插塞

26 存儲節點接觸插塞 28 溝槽

30 柵極介電層 32 柵極電極

34 導電層 36 金屬層

38 硬掩模 40 摻雜區

42 第一厚度 44 第二厚度

具體實施方式

請參照圖1至圖2，所繪示者為本發明較佳實施例中隨機動態處理存儲器元件的示意圖，其中圖1為俯視圖，圖2則顯示圖1中沿著切線A-A’的剖視圖。本實施例是提供一存儲器元件，例如是具備凹入式柵極的隨機動態處理存儲器(dynamic random access memory,DRAM)元件10，其包含有至少一晶體管元件(圖未示)以及至少一電容結構(圖未示)，以作為DRAM陣列中的最小組成單元并接收來自于位線12及字符線14的電壓信號。