[發(fā)明專利]一種單端轉(zhuǎn)雙端差分的模擬電路

有效

• 申請?zhí)枺?/td>: 201611245806.2
• 申請日: 2016-12-29
• 公開（公告）號: CN106656100B
• 公開（公告）日: 2019-03-15
• 發(fā)明（設(shè)計）人: 華山;陳偉強(qiáng);黃彬周
• 申請（專利權(quán)）人: 福建利利普光電科技有限公司
• 主分類號: H03H11/32
• 分類號: H03H11/32
• 代理公司: 福州君誠知識產(chǎn)權(quán)代理有限公司 35211
• 代理人: 夏萬征

本發(fā)明公開一種單端轉(zhuǎn)雙端差分的模擬電路，其包括晶體管差分級聯(lián)放大/衰減電路、交流補(bǔ)償電路、高頻補(bǔ)償電路、射隨反饋電路、恒流源電路；晶體管差分級聯(lián)放大/衰減電路將單端輸入信號分別經(jīng)不同晶體管反向、生成雙端差分的正端和負(fù)端信號，雙端差分信號幅度相同、相位相差180度；直流偏置由晶體管差分級聯(lián)放大/衰減電路的另一端輸入端疊加；交流補(bǔ)償電路和高頻補(bǔ)償電路分別為晶體管差分級聯(lián)放大/衰減電路提供對應(yīng)的交流補(bǔ)償和高頻補(bǔ)償，共模電壓經(jīng)射隨反饋電路疊加于晶體管差分級聯(lián)放大/衰減電路的輸出端，恒流源電路提供恒流源，模擬電路可對輸出差分信號的電壓限幅進(jìn)行控制。本發(fā)明具有成本低、性價比高、器件通用性高等優(yōu)點。

技術(shù)領(lǐng)域

本發(fā)明涉及測量儀器儀表領(lǐng)域，尤其涉及一種單端轉(zhuǎn)雙端差分的模擬電路。

背景技術(shù)

測量儀器儀表通常需要具有高速、高帶寬的輸入信號處理能力，才能滿足產(chǎn)品的實際應(yīng)用需求。而高速、高帶寬的信號處理，對電路設(shè)計也提出了更高的要求。測量儀器儀表內(nèi)部通常采用ADC芯片對輸入的模擬信號進(jìn)行數(shù)字轉(zhuǎn)換處理，而當(dāng)前的高速ADC芯片均采用雙端差分模擬輸入。但儀器輸入的模擬信號屬于單端輸入，這就需要有一電路來實現(xiàn)單端到雙端差分的轉(zhuǎn)換，且保證信號無失真。

當(dāng)前，單端轉(zhuǎn)雙端差分的電路功能，通常采用國外進(jìn)口的高速、高帶寬的集成運(yùn)放芯片來實現(xiàn)。而運(yùn)放芯片本身價格不菲，且采購渠道也常受限，一定限度地制約著產(chǎn)品的應(yīng)用設(shè)計和性價比的提高。因此，自主設(shè)計一種高速、高帶寬、滿足性能要求的單端轉(zhuǎn)雙端差分的模擬電路，成了當(dāng)務(wù)之急，并孕育而生。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服對高速、高帶寬集成運(yùn)放芯片的依賴，在保證電路性能的前提下，提供一種單端轉(zhuǎn)雙端差分的模擬電路，能將輸入儀器儀表的模擬信號進(jìn)行有效的轉(zhuǎn)換、放大處理，以滿足后級電路的輸入信號方式。

本發(fā)明采用的技術(shù)方案是：

一種單端轉(zhuǎn)雙端差分的模擬電路，其包括晶體管差分級聯(lián)放大/衰減電路、交流補(bǔ)償電路、高頻補(bǔ)償電路、射隨反饋電路、恒流源電路；晶體管差分級聯(lián)放大/衰減電路將單端輸入信號分別經(jīng)不同晶體管反向、生成雙端差分的正端和負(fù)端信號，雙端差分信號幅度相同、相位相差180度；單端輸入信號的直流偏置通過晶體管差分級聯(lián)放大/衰減電路的另一端輸入端疊加；晶體管差分級聯(lián)放大/衰減電路通過交流補(bǔ)償電路進(jìn)行交流補(bǔ)償，晶體管差分級聯(lián)放大/衰減電路通過高頻補(bǔ)償電路進(jìn)行高頻補(bǔ)償，共模電壓通過射隨反饋電路疊加于晶體管差分級聯(lián)放大/衰減電路的輸出端，恒流源電路為晶體管差分級聯(lián)放大/衰減電路提供恒流源，模擬電路具有對其輸出差分信號的電壓限幅進(jìn)行控制的功能。

其還包括輸入級并聯(lián)差分回路，輸入級并聯(lián)差分回路并聯(lián)于晶體管差分級聯(lián)放大/衰減電路的兩端。

所述晶體管差分級聯(lián)放大/衰減電路包括晶體管Q1/Q2/Q3/Q4，交流補(bǔ)償電路包括電容C1/C6/C7、電阻R7/R10/R12，高頻補(bǔ)償電路包括晶體管Q5/Q6，所述射隨反饋電路包括運(yùn)放U1、晶體管Q9、電容C5、電阻R3/R4/R18/R19/R22/R23，恒流源電路包括晶體管Q7/Q8、電阻R14/R16，

輸入信號連接晶體管Q1的基極，晶體管Q1的集電極分別連接電阻R1的一端和晶體管Q5的發(fā)射極，電阻R1的另一端連接晶體管Q3的基極，晶體管Q1的發(fā)射極通過可調(diào)電阻R5連接晶體管Q8的集電極，晶體管Q3的發(fā)射極通過電阻R8連接晶體管Q7的集電極，

直流偏置Vbias通過電阻R30連接晶體管Q2的基極，晶體管Q2的基極通過電容C11接地，晶體管Q2的集電極分別連接電阻R2的一端和晶體管Q6的發(fā)射極，電阻R2的另一端連接晶體管Q4的基極，Q2的發(fā)射極通過可調(diào)電阻R6連接晶體管Q8的集電極，晶體管Q4的發(fā)射極通過電阻R9連接晶體管Q7的集電極，

晶體管Q1的發(fā)射極分別連接電阻R10和電阻R12的一端，電阻R10的另一端通過電容C6連接晶體管Q2的發(fā)射極，電阻R12的另一端通過電容C7連接晶體管Q2的發(fā)射極，