[發明專利]一種AXIe?0總線應變儀及應變測試方法

在審

• 申請號: 201611241555.0
• 申請日: 2016-12-29
• 公開（公告）號: CN106839963A
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 韋建榮;鄒璞;張志;董秀軍;楊利平
• 申請（專利權）人: 北京航天測控技術有限公司
• 主分類號: G01B7/16
• 分類號: G01B7/16
• 代理公司: 工業和信息化部電子專利中心11010
• 代理人: 吳永亮

1.一種AXIe-0總線應變儀，其特征在于，包括：AXIe接口、ARM處理器、同步觸發模塊、FPGA邏輯及前端處理模塊；

所述ARM處理器，用于通過所述AXIe接口接收指令信號，對所述指令信號進行解析得到指令數據并發送至所述FPGA邏輯；

所述同步觸發模塊，用于通過所述AXIe接口接收時鐘信號和觸發信號，對所述時鐘信號和所述觸發信號進行同步處理，得到同步時鐘信號和同步觸發信號，并發送至所述FPGA邏輯；

所述FPGA邏輯，用于接收所述ARM處理器發送的指令數據、及所述同步觸發模塊發送的同步時鐘信號和同步觸發信號，觸發對應的邏輯，以實現對所述前端處理模塊的控制；

所述前端處理模塊，包括N個信號采集通道，用于在所述對應的邏輯的控制下，使N個電橋傳感器在產生應變時分別輸出第一數字信號和模擬電壓信號；以及對N個所述第一數字信號進行通道識別得到通道識別結果，對N個所述模擬電壓信號進行調理得到N個第二數字信號，并將所述通道識別結果和N個所述第二數字信號發送至所述FPGA邏輯；其中N為正整數；

所述FPGA邏輯，還用于根據所述通道識別結果和N個所述第二數字電壓信號，得到具有通道識別編號的數字電壓信號后寫入所述FPGA邏輯；

所述ARM處理器，還用于讀取所述FPGA邏輯的所述具有通道識別編號的數字電壓信號，并通過AXIe接口發送外界。

2.如權利要求1所述的AXIe-0總線應變儀，其特征在于，所述前端處理模塊包括一個多通道同步采集模塊和N個單通道采集模塊；其中，一個單通道采集模塊包括一個前端信號調理單元、一個激勵源、一個傳感器識別單元及一個電橋；

所述激勵源，用于在所述對應的邏輯的控制下為一個電橋提供供電電壓，以使所述電橋傳感器在產生應變時輸出第一數字信號和模擬電壓信號；其中，第一數字信號中包括通道信息，模塊電壓信號中包括應變測量結果信息；

所述前端信號調理單元，用于對所述模擬電壓信號進行調理，并將調理后的模擬電壓信號發送至所述多通道同步采集模塊；

所述多通道同步采集模塊，用于接收N個前端信號調理模塊發送的調理后的模擬電壓信號，將所述調理后的模擬電壓信號轉換為所述第二數字電壓信號；

所述傳感器識別單元，用于在所述FPGA邏輯的控制下根據所述第一數字信號進行測量通道識別，并將通道識別結果發送至所述FPGA邏輯。

3.如權利要求2所述的AXIe-0總線應變儀，其特征在于，所述前端信號調理單元包括電橋切換電路、零點補償電路、信號放大電路、濾波電路及單端轉差分電路；

所述電橋切換電路，用于所述電橋中全橋、半橋、1/4橋的選擇；

所述零點補償電路，用于調整各個所述單通道采集模塊的零點；

所述信號放大電路，用于將所述模擬電壓信號進行放大；

所述濾波電路，用于將放大后的模擬電壓信號進行濾波；

所述單端轉差分電路，用于將濾波后的單端信號轉換為差分信號。

4.如權利要求3所述的AXIe-0總線應變儀，其特征在于，所述前端處理模塊中還包括通道校準單元；

所述通道校準單元，用于在所述FPGA邏輯的控制下對所述前端信號調理單元進行校準，并將校準后的結果發送至所述FPGA邏輯。

5.如權利要求1所述的AXIe-0總線應變儀，其特征在于，

所述FPGA邏輯，還用于輸出觸發信號；

所述同步觸發模塊，還用于將所述FPGA邏輯輸出的觸發信號通過所述AXIe接口輸出至外界。

6.如權利要求1所述的AXIe-0總線應變儀，其特征在于，所述傳感器識別單元采用CID傳感器識別或TEDS傳感器識別。