[發明專利]一種基于憶阻器件的神經元電路

有效

• 申請號: 201611235356.9
• 申請日: 2016-12-28
• 公開（公告）號: CN106845634B
• 公開（公告）日: 2018-12-14
• 發明（設計）人: 楊蕊;郭新;談征華;洪慶輝;尹雪兵;黃鶴鳴;王小平
• 申請（專利權）人: 華中科技大學
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 張建偉

本發明公開了一種基于憶阻器件的神經元電路，本發明中，突觸陣列的憶阻器選用部分易失性雙極性電阻轉變器件，表達神經元膜電位的憶阻器選用易失性電阻轉變器件，構建神經元電路，并具有突觸基本單元。該神經元電路能夠實現生物神經元中的整合放電功能，表達出局部分級電位，突觸具有部分易失性，可以表達活動時序相關的可塑性，與生物學上神經元與突觸在信息存儲、傳遞與處理方面有極大相似性。本發明可以為硬件模擬大腦神經網絡結構提供基本單元，克服現有技術存在的神經元放電時間延遲，難以實現高密度集成等技術問題，能用于構造類大腦的信息處理系統，可并行快速處理大量信息在實現大腦的神經學計算網絡中有極大應用價值。

技術領域

本發明屬于半導體信息領域，具體涉及一種基于憶阻器件的神經元電路。該電路為一種用于人工神經網絡的神經元與突觸基本單元，其與生物學上神經元與突觸在信息存儲、傳遞與處理方面有極大相似性，可用以構建類大腦的神經計算網絡。

背景技術

人的大腦在認知功能、語言理解、抽象推理等方面勝于當代大多數計算機，同時具有體積小、功耗低、效率高、可容錯并行運算等特點。傳統的計算機是基于馮·諾伊曼結構的，信息處理與存儲分開執行，并行運算能力不強。與計算機不同，在大腦內，信息的處理與存儲是同時同地進行的。人類大腦由約10¹¹個神經元通過約10¹⁵個突觸相互連接，形成一個龐大的神經網絡，可并行快速處理大量信息。

神經元在大腦信息處理過程中起到了關鍵作用，神經元的主要功能是處理并傳遞信息，而完成這一功能主要依賴神經元細胞的細胞膜。在大腦中，神經元接受來自樹突的興奮性或抑制性突觸電位，產生具有一定時效性的局部分級電位，并進行整合。脂質雙分子層細胞膜的電位則會相應發生變化，當達到一定值，神經元則會產生動作電位，發出信號，并將信號通過軸突經由突觸傳遞到下一個神經元。整合放電是神經元最基本的功能之一。神經突觸(兩個神經元的連接部位)也起著關鍵作用，其可塑性，即突觸的形態和功能受外界刺激的影響而發生改變的特性，是大腦學習與記憶、信息處理與存儲的生理學基礎。因此，從硬件上構建人工神經網絡的關鍵是研制具有類神經功能的人工神經元，并具有突觸的功能。

采用傳統的CMOS電路實現的神經元，需要用到復雜的晶體管與電容，并難以和高密度突觸陣列集成，并且，目前傳統硅基晶體管神經元主要用于數字邏輯電路，其脈沖神經功能并未實現。而模擬一個突觸功能的專用電路就需要幾十個三極管，而人腦的神經網絡中約有10¹⁵個突觸。因此，基于傳統的CMOS電路在硬件上建立與人腦相當的龐大神經網絡是不現實的。

近些年來關于憶阻器的研究表明，具有簡單三明治結構的憶阻器，在電脈沖的作用下可以實現導電的連續增強與減小，用于模擬神經元及突觸基本功能，因而受到了廣泛地關注。首先，憶阻器逐漸變化的導電性與生物學突觸的可塑性有著極大相似性。憶阻器件導電性增強可以模擬生物學突觸連接強度的增強；憶阻器件導電性減小可以模擬突觸連接強度的抑制。而神經元在處理和傳遞電信號時，細胞膜電位也是連續累積的，即整合過程。因而憶阻器可以作為關鍵元件模擬膜電位的變化，結合其他元件，實現神經元的整合放電功能。

目前用于模擬神經突觸的憶阻器的電阻態均是完全非易失性的，即其導電性在外加電場撤去以后保持在一定的數值，不隨時間變化。然而，生物學中突觸的連接強度在電信號作用后，會先增強，然后隨著時間逐漸衰減到一定程度。突觸可塑性的這種隨時間動態變化的過程，能夠實現對脈沖活動的時間編碼，對實現大腦學習、記憶、遺忘等功能具有重要的意義。

而基于憶阻器構建的神經元電路報道甚少，是急需要克服的問題。

憶阻器結構簡單，通過交叉線設計，可高密度集成。因而，通過憶阻器構建神經元電路，并具有突觸功能，意義重大。同時，表達突觸可塑性的器件采用部分易失性憶阻器，更加接近生物學突觸特性，這種神經元將在人工智能電路中有重大應用前景。

發明內容