[發明專利]一種基于憶阻器件的神經元電路

有效

• 申請號: 201611235356.9
• 申請日: 2016-12-28
• 公開（公告）號: CN106845634B
• 公開（公告）日: 2018-12-14
• 發明（設計）人: 楊蕊;郭新;談征華;洪慶輝;尹雪兵;黃鶴鳴;王小平
• 申請（專利權）人: 華中科技大學
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 張建偉

1.一種基于憶阻器件的神經元電路，其特征在于，包括突觸陣列、開關管(T)、加法器(OP1)、表達神經元膜電位的憶阻器、比較器(OP2)、Spike信號發生器；其中：

所述突觸陣列用于接受上一級神經元電路傳來的動作電位，其包括若干個并列的部分易失性憶阻器，各憶阻器一端與上一級神經元電路的各個軸突相連，另一端匯接為一路，經開關(T)與加法器(OP1)輸入端相連；

所述加法器(OP1)用于整合突觸陣列各輸入端的動作電位，用于調節表達神經元膜電位的憶阻器的電阻，從而實現對神經元膜電位的模擬；

所述表達神經元膜電位的憶阻器為完全易失性憶阻器，用于模擬神經元細胞膜的局部分級電位；其一端接所述加法器(OP1)的輸出端，另一端分為兩路，一路接分壓電阻(R_C)接地；另一路接比較器(OP2)，將獲取的整合后動作電位分壓后送至比較器(OP2)輸入端；

所述比較器(OP2)另一輸入端接參比電壓V_R，用于比較分壓電阻(R_C)對地電壓與參比電壓V_R大小；當分壓電阻(R_C)對地電壓大于V_R時，輸出導通電平，否則輸出截止電平；

所述Spike信號發生器輸入端與比較器(OP2)輸出端相連，Spike信號發生器輸出三路信號，一路與所述開關管(T)的控制極相連，用于控制開關管(T)的動作；第二路信號連突觸陣列的匯接端，用于調節突觸陣列的傳輸效能；第三路信號連下一級神經元電路，作為下一級神經元電路輸入信號；平時比較器(OP2)輸出截止電平時，Spike信號發生器停止工作，使開關管(T)導通；當比較器(OP2)輸出導通電平時，Spike信號發生器輸出一個關斷信號，使開關管(T)斷開。

2.根據權利要求1所述的基于憶阻器件的神經元電路，其特征在于，工作時，經由突觸陣列輸入的上一級神經元信號通過加法器(OP1)相加，進行電信號實時整合，當整合后電信號幅值上升到閾值時，使表達神經元膜電位的憶阻器的阻值減小，使得分壓電阻(R_C)對地電壓增大；當分壓電阻(R_C)對地電壓超過參比電壓V_R時，比較器(OP2)輸出導通電平，通知Spike信號發生器根據預先存儲的模擬生物的電信號放電，實現動作電位的發出，完成神經元的整合放電功能；所述參比電壓V_R是根據表達神經元膜電位的憶阻器的阻值和分壓電阻(R_C)的阻值大小以及神經元動作電位的幅值相互權衡而定設置的一個恒壓。

3.根據權利要求1或2所述的基于憶阻器件的神經元電路，其特征在于，所述突觸陣列中的各個突觸，采用部分易失性憶阻器實現。

4.根據權利要求1或2所述的基于憶阻器件的神經元電路，其特征在于，所述加法器(OP1)采用的運算放大器。

5.根據權利要求1或2所述的基于憶阻器件的神經元電路，其特征在于，Spike信號發生器中的一路輸出端與表達神經元膜電位的憶阻器和加法器(OP1)的輸出端相連，用于在神經元電路放電時，重置表達神經元膜電位的憶阻器電阻，使其恢復到高阻態，實現細胞膜初始電位的表達。

6.根據權利要求1或2所述的基于憶阻器件的神經元電路，其特征在于，所述Spike信號發生器對突觸陣列傳輸效能的調節，是按照神經元活動時序相關的可塑性STDP原則對各個突觸電阻分別進行：當Spike信號發生器發出電信號后，發現上一級神經元在一小段時間后也發了一個動作電位，與之相連的突觸電阻變大，傳輸效能變小；當Spike信號發生器發出電信號后，發現上一級神經元在一小段時間前也發了一個動作電位，與之相連的突觸電阻變小，傳輸效能變大。