[發明專利]半導體器件

在審

• 申請號: 201611217952.4
• 申請日: 2016-12-26
• 公開（公告）號: CN107170818A
• 公開（公告）日: 2017-09-15
• 發明（設計）人: 劉圣得;周仲彥;劉世昌
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/08;H01L21/335
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明的實施例通常地涉及半導體器件。

背景技術

在半導體技術中，由于它們的特性，Ⅲ族-Ⅴ族(或Ⅲ-Ⅴ)半導體化合物用于形成諸如高功率場效應晶體管、高頻晶體管或高電子遷移率晶體管(HEMT)的各種集成電路器件。HEMT是結合具有不同帶隙的兩種材料之間的結(即異質結)作為溝道而不是摻雜區(通常為金屬氧化物半導體場效應晶體管(MOSFET)的情況)的場效應晶體管。同MOSFET相比，HEMT具有包括高電子遷移率、傳輸高頻信號的能力等許多具有吸引力的特性。

從應用角度看，增強模式(E-mode)HEMT具有許多優勢。E-modeHEMT允許負極性電壓供給的消除，并且因此減小了電路復雜性和成本。盡管上述提到了具有吸引力的特性，但是在有關發展中的Ⅲ-Ⅴ半導體化合物基器件中仍存在許多挑戰。針對這些Ⅲ-Ⅴ半導體化合物的配置和材料的各種技術已經進行了嘗試并進一步提高了晶體管器件性能。

發明內容

本發明的實施例提供了一種半導體器件，包括：襯底；第一III-V化合物層，位于所述襯底上方；第一鈍化層，位于所述第一III-V化合物層上；源極區，穿過所述第一鈍化層以電接觸所述第一III-V化合物層；以及漏極區，穿過所述第一鈍化層以電接觸所述第一III-V化合物層，其中，與所述源極區接觸的所述第一鈍化層的側壁包括階梯狀。

本發明的另一實施例提供了一種高電子遷移率晶體管(HEMT)，包括：襯底；第一III-V化合物層，位于所述襯底上方；第一鈍化層，位于所述第一III-V化合物層上；源極區，穿過所述第一鈍化層以電接觸所述第一III-V化合物層；以及漏極區，穿過所述第一鈍化層以電接觸所述第一III-V化合物層；其中，所述源極區的上部覆蓋所述第一鈍化層，并且覆蓋所述第一鈍化層的所述上部的寬度在從0.03μm至0.05μm的范圍內。

本發明的又一實施例提供了一種制造半導體器件的方法，包括：提供襯底；在所述襯底上方形成第一III-V化合物層；在所述第一III-V化合物層上方形成第一鈍化層；從所述第一鈍化層的頂面至所述第一III-V化合物層形成第一開口，每個所述第一開口具有位于所述第一鈍化層處的階梯狀側壁；在所述第一鈍化層上方和所述第一開口中沉積金屬層，所述金屬層具有位于相應的所述第一開口之上的第二開口；以及去除部分所述金屬層以形成源極區和漏極區。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1A是根據本發明的一些實施例的半導體結構的截面圖。

圖1B示出根據本發明的一些實施例的圖1A中的半導體結構沿著虛線矩形A截取的放大圖。

圖2A至2H是根據本發明的一些實施例的示出制造半導體結構的工藝步驟的一系列截面圖。

圖3A至圖3F是根據本發明的一些實施例的示出制造半導體結構的工藝步驟的一系列截面圖。

具體實施方式

以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

而且，為了便于描述，在此可以使用諸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空間相對術語以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，并且在此使用的空間相對描述符可以同樣地作出相應的解釋。

實施例的制造和使用在下面詳細的討論。然而，應當理解，本發明提供了可在寬泛的各種特定背景下體現的許多適用的創造性概念。所討論的特定實施例僅僅是制造和使用本發明的說明性的特定方法，并不限制本發明的范圍。