[發明專利]一種數模混合集成電路的測試模塊

有效

• 申請號: 201611214526.5
• 申請日: 2016-12-23
• 公開（公告）號: CN106802388B
• 公開（公告）日: 2019-06-04
• 發明（設計）人: 樊旭;喻賢坤;姜爽;孔瀛;彭斌;王莉;李健;劉松林;穆辛;王磊;袁超
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 臧春喜

一種數模混合集成電路的測試模塊，屬于半導體數?；旌霞呻娐房蓽y性設計領域。在不影響電路基本功能的前提下，在管腳數目有限的情況下，通過增加模式控制單元、輸入管腳復用單元、輸出管腳復用單元、DAC數據旁路單元，解決現有數?；旌霞呻娐窚y試設計難度大，測試不夠全面的問題，本發明能夠以較低的設計復雜度和設計時間代價，提高數模混合集成電路的測試設計的靈活性，實現快遞定位故障，保證芯片測試的有效性和完備性。

技術領域

本發明涉及一種數?；旌霞呻娐返臏y試模塊，屬于半導體數?；旌霞呻娐房蓽y性設計領域，主要用于管腳數目有限的半導體數?；旌霞呻娐返臏y試設計。

背景技術

隨著集成電路設計方法與工藝技術的不斷進步，設計和制造過程中所產生的各種問題都導致芯片測試的難度和成本越來越高，可測性問題已經成為提高產品可靠性和成品率的一個不可忽視的因素。測試開銷急劇增加，傳統的測試方法顯得難以勝任。

近年來，集成電路產業高速繁榮發展，對于系統的功能密度要求越來越高，傳統的通過提升制造工藝，優化設計方法來實現高集成度的方法已經無法滿足系統小型化、集成化、低功耗的迫切需求。因此，將包括數字、模擬、模數轉換器和數模轉換器等在內的多種分立單元集成在單芯片上的數模混合集成電路設計技術，成為系統縮小體積、提升集成度、提高性能的關鍵所在。數?；旌霞呻娐?，其測試的充分性對于系統的可靠應用無疑是關鍵中的關鍵。因此，數模混合集成電路的可測性設計研究在理論研究和工程實踐方面都具有十分突出的價值。

數?；旌霞呻娐芳劝瑪底诌壿嫴糠忠舶心M邏輯部分，而且所含的數字信號和模擬信號以函數關系緊密關聯。數字邏輯部分和模擬邏輯部分分別與DAC及ADC存在信號的交互，數?；旌想娐方Y構的特殊性給電路的測試帶來了巨大的困難，這主要體現在以下3個方面：

(1)數?；旌霞呻娐返目煽匦耘c可觀測性程度不高。比如ADC的輸出信號是數字邏輯的輸入，并不能通過外部輸出IO管腳對ADC的響應進行直接觀測，所以難以對ADC邏輯及其前級模擬電路實現可觀測性。DAC的輸入信號來自于數字邏輯的輸出，不能通過外部輸入IO管腳施加激勵，所以DAC邏輯及其后級模擬電路的可控性程度很低。總體來說，電路的數字/模擬器件的可訪問性變得非常的低，加大了測試的難度，難以提升測試的覆蓋率。

(2)不能定位故障位置。若混合信號模塊作為一個整體進行測試，模擬部分和數字部分之間存在相互約束，當輸出結果與預期不符，即表明電路內部存在故障時，不能定位是模擬電路的故障還是數字電路的故障。

(3)從整體上看，為了板級應用，簡化封裝要求，降低封裝成本，數?；旌想娐芬话阒挥杏邢薜腎O管腳數目，降低了電路的可控制性和可觀測性，幾乎不可能直接進行測試激勵施加和響應分析。

發明內容

本發明的技術解決的問題是：克服現有技術的不足，提供一種數模混合集成電路的測試模塊，提高了數?；旌霞呻娐返目煽匦耘c可觀測性程度，能夠直接進行測試激勵施加和響應分析，并定位故障，保證芯片測試的有效性和完備性。

本發明的技術解決方案是：一種數?；旌霞呻娐返臏y試模塊，包括：模式控制單元、輸入管腳復用單元、輸出管腳復用單元以及DAC數據旁路單元；

模式控制單元：根據外部輸入的模式控制信號chip_mode1，chip_mode0，產生ADC測試模式信號adc_mode、掃描測試模式信號scan_mode、功能模式信號func_mode以及DAC測試模式信號dac_mode，并將掃描測試模式信號scan_mode、功能模式信號func_mode以及DAC測試模式信號dac_mode輸出給輸入管腳復用單元，將ADC測試模式信號adc_mode、掃描測試模式信號scan_mode以及功能模式信號func_mode輸出給輸出管腳復用單元，將功能模式信號func_mode以及DAC測試模式信號dac_mode輸出給DAC數據旁路單元；