[發明專利]集成電路及其制造方法

有效

• 申請號: 201611213972.4
• 申請日: 2016-12-23
• 公開（公告）號: CN107038276B
• 公開（公告）日: 2022-04-08
• 發明（設計）人: 讓·盧克·佩洛伊;JR·馬林·維恩·弗雷德里克
• 申請（專利權）人: ARM有限公司
• 主分類號: G06F30/39
• 分類號: G06F30/39
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種集成電路，包括：

具有多個晶體管的單元，所述多個晶體管包括第一類型的第一晶體管和不同于所述第一類型的第二類型的第二晶體管；

將所述第一晶體管耦合到所述第二晶體管的第一線；

將所述第一線耦合到輸出布線的第二線；以及

進一步將所述第一線耦合到所述輸出布線的冗余線。

2.根據權利要求1所述的集成電路，其中，所述第一晶體管包括p型場效應晶體管“PFET”，且所述第二晶體管包括n型FET“NFET”。

3.根據權利要求1所述的集成電路，其中，所述第一線包括將所述第一晶體管電耦合到所述第二晶體管的第一金屬線。

4.根據權利要求1所述的集成電路，其中，所述第一線包括額外的線，所述額外的線將所述第一晶體管電耦合到具有第一極性的第一電源軌以及將所述第二晶體管電耦合到具有不同于所述第一極性的第二極性的第二電源軌。

5.根據權利要求1所述的集成電路，其中，所述第一線平行于所述輸出布線，且所述第二線被布置為垂直于所述第一線和所述輸出布線。

6.根據權利要求1所述的集成電路，其中，所述冗余線平行于所述第二線。

7.根據權利要求1所述的集成電路，其中，所述冗余線包括將所述第一線電耦合到所述輸出布線的多條冗余線。

8.根據權利要求1所述的集成電路，其中，所述輸出布線包括彼此平行的多條輸出布線，所述第二線耦合到所述多條輸出布線中的每一條，并且所述冗余線耦合到所述多條輸出布線中的每一條。

9.根據權利要求8所述的集成電路，其中，所述多條輸出布線形成在互連的多個層上，互連的每個層包括至少兩條平行線，互連的每個層通過至少四個通孔耦合到互連的位于下面的前一層，且通過至少兩個通孔耦合到互連的位于上面的后一層。

10.根據權利要求1所述的集成電路，其中，在輸出負載充電期間，電流經由所述第一線、所述第二線和所述冗余線通過所述第一晶體管流向所述輸出布線，且在輸出負載充電期間，所述第二晶體管是不活動的。

11.根據權利要求1所述的集成電路，其中，在輸出負載放電期間，電流從所述輸出布線經由所述第一線、所述第二線和所述冗余線流過所述第二晶體管，且在輸出負載放電期間，所述第一晶體管是不活動的。

12.根據權利要求1所述的集成電路，其中，在輸出負載充電和放電期間，所述冗余線減小所述單元的輸出網電阻。

13.根據權利要求1所述的集成電路，其中，在輸出負載充電和放電期間，由于通過所述單元的電流在所述第二線和所述冗余線之間分流，所述冗余線降低了所述單元對電遷移的敏感度。

14.一種集成電路，包括：

第一類型的第一晶體管；

與所述第一類型不同的第二類型的第二晶體管；

電耦合所述第一晶體管和所述第二晶體管的第一互連；以及

通過在所述第一互連和輸出布線連接之間布置多個導電分支將所述第一互連電耦合到所述輸出布線連接的多個第二互連。

15.根據權利要求14所述的集成電路，其中，所述第一互連平行于所述輸出布線連接，并且所述多個第二互連被布置為垂直于所述第一互連和所述輸出布線連接。

16.根據權利要求14所述的集成電路，其中，在輸出負載充電和放電期間，所述多個第二互連降低了所述集成電路的輸出網電阻。