[發明專利]多晶硅層的制造方法和薄膜晶體管的制造方法

在審

• 申請號: 201611207483.8
• 申請日: 2016-12-23
• 公開（公告）號: CN106783544A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 邢升陽
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/336;H01L29/786
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙)44280
• 代理人: 李慶波

技術領域

本發明涉及顯示制造技術領域，具體而言涉及一種多晶硅層的制造方法和薄膜晶體管的制造方法。

背景技術

在當前的TFT(Thin Film Transistor,薄膜晶體管)制造工藝中，IMP(Industrial Management Program,工業管理程序機臺或離子植入機)對沉積的非晶硅(amorphous silicon,簡稱a-Si)整面的進行摻雜處理，而后對摻雜有離子的非晶硅進行熱退火(Rapid Thermal Anneal,RTA)處理，從而得到TFT的多晶硅半導體層。這種依賴于IMP的摻雜處理方法不僅會增加工藝流程，而且離子植入的均勻性也不佳。

發明內容

有鑒于此，本發明提供一種多晶硅層的制造方法和薄膜晶體管的制造方法，無需依賴于IMP即可完成離子的摻雜處理，簡化工藝流程的同時，改善離子植入的均勻性。

本發明一實施例的多晶硅層的制造方法，包括：對含有SiH₄和BH₃的氣體進行等離子處理，以形成摻雜有B³⁺的非晶硅層；對非晶硅層進行熱退火處理，使得摻雜有B³⁺的非晶硅層形成多晶硅半導體層。

其中，在充滿惰性氣體的氛圍中對含有SiH₄和BH₃的氣體進行等離子處理。

其中，采用化學氣相沉積法形成非晶硅層。

本發明一實施例的薄膜晶體管的制造方法，包括：提供一基板；對含有SiH₄和BH₃的氣體進行等離子處理，以在基板上形成摻雜有B³⁺的非晶硅層；對非晶硅層進行熱退火處理，使得摻雜有B³⁺的非晶硅層形成包括源極接觸區和漏極接觸區的多晶硅半導體層；在對應于源極接觸區和漏極接觸區的上方分別形成源極圖案和漏極圖案，使得源極圖案和漏極圖案可分別與源極接觸區和漏極接觸區電連接。

其中，在充滿惰性氣體的氛圍中對含有SiH₄和BH₃的氣體進行等離子處理。

其中，采用化學氣相沉積法在基板上形成非晶硅層。

其中，所述制造方法還包括：在多晶硅半導體層上形成柵極絕緣層；在柵極絕緣層上形成柵極圖案，且柵極圖案位于源極接觸區和漏極接觸區之間的上方。

其中，形成源極圖案和漏極圖案的步驟包括：在柵極圖案上形成層間介電層；在對應于源極接觸區和漏極接觸區的上方形成貫穿層間介電層和柵極絕緣層的接觸孔；在層間介電層的對應于源極接觸區和漏極接觸區的上方分別形成源極圖案和漏極圖案，使得源極圖案和漏極圖案可通過接觸孔分別與源極接觸區和漏極接觸區電連接。

其中，在基板上形成非晶硅層的步驟包括：在基板上依次形成柵極圖案和柵極絕緣層；在柵極絕緣層上形成非晶硅層。

其中，形成源極圖案和漏極圖案的步驟包括：在多晶硅半導體層上形成層間介電層；在對應于源極接觸區和漏極接觸區的上方形成貫穿層間介電層的接觸孔；在層間介電層的對應于源極接觸區和漏極接觸區的上方分別形成源極圖案和漏極圖案，使得源極圖案和漏極圖案可通過接觸孔分別與源極接觸區和漏極接觸區電連接。

有益效果：本發明實施例在通入含有SiH₄的氣體以形成非晶硅層的同時通入含有BH₃的氣體并進行等離子處理，即可完成離子的摻雜處理，省去了通過IMP進行摻雜處理這一道工藝，使得工藝流程簡化，并且，氣體的擴散比較均勻，能夠改善離子植入的均勻性。

附圖說明

圖1是本發明一實施例的多晶硅層的制造方法的流程示意圖；

圖2是本發明一實施例的制造薄膜晶體管的場景示意圖；

圖3是本發明一實施例的薄膜晶體管的制造方法的流程示意圖；

圖4是本發明另一實施例的薄膜晶體管的制造方法的流程示意圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明所提供的各個示例性的實施例的技術方案進行清楚、完整地描述。在不沖突的情況下，下述各個實施例以及實施例中的特征可以相互組合。并且，本發明全文所采用的方向性術語，例如“上”、“下”等措辭，均是為了更好的描述各個實施例，并非用于限制本發明的保護范圍。

請參閱圖1，為本發明一實施例的多晶硅(poly-Si，P-Si)層的制造方法。所述多晶硅層的制造方法可以包括步驟S11和S12。