[發明專利]半導體裝置

有效

• 申請號: 201611201951.0
• 申請日: 2012-09-12
• 公開（公告）號: CN106601289B
• 公開（公告）日: 2020-09-04
• 發明（設計）人: 藪內誠
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 歐陽帆

1.一種半導體裝置，包括第一存儲器模塊和第二存儲器模塊，所述第一存儲器模塊和第二存儲器模塊中的每一個被提供有電源電壓和接地電壓，

其中第一存儲器模塊包括：

在第一方向上平行地延伸的多個第一字線；

在與第一方向交叉的第二方向上平行地延伸的多個第一位線；以及

耦接到第一字線和第一位線的多個第一SRAM存儲單元，

其中第二存儲器模塊包括：

在第三方向上平行地延伸的多個第二字線；

在與第三方向交叉的第四方向上平行地延伸的多個第二位線；以及

耦接到第二字線和第二位線的多個第二SRAM存儲單元，

其中第一存儲器模塊還包括：

在第二方向上平行地延伸以便將電力供應給第一SRAM存儲單元的多個第一存儲單元電源線；以及

第一寫輔助電路，用于使用用于控制第一寫輔助電路的第一脈沖信號在寫操作中將與要寫的第一SRAM存儲單元對應的第一存儲單元電源線的電壓電平收斂到在電源電壓和接地電壓之間的第一電平，

其中第二存儲器模塊還包括：

在第四方向上平行地延伸以便將電力供應給第二SRAM存儲單元的多個第二存儲單元電源線；以及

第二寫輔助電路，用于使用用于控制第二寫輔助電路的第二脈沖信號在寫操作中將與要寫的第二SRAM存儲單元對應的第二存儲單元電源線的電壓電平收斂到在電源電壓和接地電壓之間的第二電平，以及

其中第一字線的數量大于第二字線的數量，并且第一脈沖信號的脈沖寬度大于第二脈沖信號的脈沖寬度。

2.一種半導體裝置，包括存儲器模塊，其中所述存儲器模塊包括：

在第一方向上平行地延伸的多個字線；

在與第一方向交叉的第二方向上平行地延伸的多個位線；

耦接到字線和位線的多個SRAM存儲單元，

在第二方向上平行地延伸以便將電力供應給所述SRAM存儲單元的多個存儲單元電源線；

寫輔助電路，用于在寫操作中將與要寫的SRAM存儲單元對應的存儲單元電源線的電荷放電持續一個時段，

延遲電路，包括額外的位線，以及

定時產生電路，產生用于控制所述寫輔助電路的脈沖信號，

其中所述延遲電路和所述定時產生電路從讀/寫控制電路接收寫使能信號，

其中所述定時產生電路耦接到所述延遲電路的輸出，并且所述脈沖信號的脈沖寬度基于通過所述延遲電路對所述寫使能信號的延遲。

3.根據權利要求2所述的半導體裝置，

其中所述額外的位線包括第一部分和與所述第一部分平行延伸的第二部分。

4.根據權利要求3所述的半導體裝置，

其中所述額外的位線的所述第一部分串聯耦接到所述第二部分。

5.根據權利要求3所述的半導體裝置，

其中所述延遲電路還包括反相器，

其中所述額外的位線的所述第一部分耦接到所述反相器的輸入和輸出中的一個，以及

其中所述額外的位線的所述第二部分耦接到所述反相器的輸入和輸出中的另一個。

6.一種半導體裝置，包括：

存儲器模塊，所述存儲器模塊包括：

在第一方向上平行地延伸的多個字線；

在與第一方向交叉的第二方向上平行地延伸的多個位線對；

多個SRAM存儲單元，耦接到所述多個字線和所述多個位線使得一個存儲單元耦接到一個字線和一個位線對；

多個存儲單元電源線，在第二方向上平行地延伸以便將電力供應給所述多個SRAM存儲單元；

寫輔助電路，用于在寫操作中將與要寫的SRAM存儲單元對應的存儲單元電源線的電荷放電持續第一時段；以及

定時產生電路，用于產生具有所述第一時段的脈沖寬度的脈沖信號，

其中所述定時產生電路包括用于確定所述脈沖信號的所述脈沖寬度的延遲電路，

其中所述延遲電路的延遲是通過與所述多個字線的數量有關的設定值來確定的。