[發(fā)明專(zhuān)利]具有過(guò)孔電容結(jié)構(gòu)的電路板及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201611193654.6
• 申請(qǐng)日: 2016-12-21
• 公開(kāi)（公告）號(hào): CN107529273A
• 公開(kāi)（公告）日: 2017-12-29
• 發(fā)明（設(shè)計(jì)）人: 李文聰;謝開(kāi)杰;翁亦興
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中華精測(cè)科技股份有限公司
• 主分類(lèi)號(hào): H05K1/11
• 分類(lèi)號(hào): H05K1/11;H05K1/18;H05K3/42
• 代理公司: 上海翼勝專(zhuān)利商標(biāo)事務(wù)所(普通合伙)31218
• 代理人: 翟羽

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種具有電容結(jié)構(gòu)的電路板，且特別是有關(guān)于一種具有過(guò)孔電容結(jié)構(gòu)的電路板及其制造方法。

背景技術(shù)

在一般印刷電路板(PCB)上應(yīng)用的電容形式，皆需提供一定大小的面積或體積，如圖1所示，為現(xiàn)有印刷電路板中的電容結(jié)構(gòu)示意圖，包括了第二電極10、第一電極11、錫膏13、實(shí)體電容14，因?yàn)閷?shí)體電容的體積影響，需考慮PCB表面零件的布排及焊接的空間，往往需延伸其傳輸路徑長(zhǎng)度，導(dǎo)致所述信號(hào)的回流路徑過(guò)長(zhǎng)，故產(chǎn)生一定的電阻或電感，間接影響傳輸?shù)馁|(zhì)量。

因此，需要提出能減少電容面積與體積的電容結(jié)構(gòu)，以減少傳輸路徑的長(zhǎng)度，改善傳輸?shù)馁|(zhì)量。

發(fā)明內(nèi)容

本發(fā)明的目的在于提出一種較小面積與體積的電容結(jié)構(gòu)，縮短訊號(hào)傳輸路徑的長(zhǎng)度，并改善傳輸?shù)馁|(zhì)量。

本發(fā)明的一實(shí)施例揭露了一種具有過(guò)孔電容結(jié)構(gòu)的電路板，包括：一基底；一沉積層，被設(shè)置于所述基底上，具有至少一過(guò)孔于所述沉積層中；至少一薄膜電容，每一所述至少一薄膜電容被設(shè)置于每一所述至少一過(guò)孔中，每一所述至少一薄膜電容設(shè)有一本體部、第二端部以及第一端部，其中所述第二端部與所述第一端部位于所述本體部的相對(duì)兩端面；至少一第一電極，每一所述至少一第一電極電性連接每一所述至少一薄膜電容的一第一端部；以及至少一第二電極，每一所述至少一第二電極電性連接每一所述至少一薄膜電容的所述第二端部。一信號(hào)依序經(jīng)由所述第一電極與所述至少一薄膜電容的所述本體部到達(dá)所述第二電極，以使所述第一電極、所述本體部以及所述第二電極的共線路徑傳輸所述信號(hào)。

依據(jù)本發(fā)明所述實(shí)施例，所述電路板由有芯(core)載板制程所制造。

依據(jù)本發(fā)明所述實(shí)施例，所述電路板由增層制程所制造。

依據(jù)本發(fā)明所述實(shí)施例，所述第二電極系為電源電極并且所述第一電極系為接地電極。

依據(jù)本發(fā)明所述實(shí)施例，所述第一端部的表面完全電性接觸于每一所述至少一第一電極的表面，所述第二端部的表面完全電性接觸于每一所述至少一第二電極的表面。

依據(jù)本發(fā)明所述實(shí)施例，所述第一電極、所述本體部以及所述第二電極的沿著所述共線路徑形成對(duì)準(zhǔn)狀態(tài)。

依據(jù)本發(fā)明所述實(shí)施例，所述至少一過(guò)孔的形成方式選自機(jī)鉆、雷射、電漿以及微影制程所組成的族群。

依據(jù)本發(fā)明所述實(shí)施例，所述至少一薄膜電容的形成方式選自濺鍍法、蒸鍍法或原子層沉積法、印刷以及點(diǎn)膠方式所組成的族群。

本發(fā)明的一實(shí)施例揭露了一種具有過(guò)孔電容結(jié)構(gòu)的電路板制造方法，包括以下步驟：在所述電路板中的一基板上設(shè)置至少一第一電極；在所述第一電極上覆蓋一沉積層；在所述沉積層中制作出至少一過(guò)孔；設(shè)置至少一薄膜電容于至少一過(guò)孔中，每一所述至少一薄膜電容被設(shè)置于每一所述至少一過(guò)孔中，每一所述至少一薄膜電容設(shè)有一本體部、第二端部以及第一端部，其中所述第二端部與所述第一端部位于所述本體部的相對(duì)兩端面，每一所述至少一第一電極電性連接每一所述至少一薄膜電容的所述第一端部；以及將至少一第二電極鍍于所述至少一薄膜電容上，每一所述至少一第二電極電性連接每一所述至少一薄膜電容的所述第二端部。

本發(fā)明使用的電容結(jié)構(gòu)不同于實(shí)體電容采用的打件及焊接的方式，本發(fā)明采用可依容值需求而改變介電常數(shù)的沉積薄膜電容制程，更容易控制制程質(zhì)量，通過(guò)調(diào)整孔徑及選擇電容材料的介電常數(shù)、調(diào)整通孔厚度，采用過(guò)孔中并聯(lián)的第二與第一電極，形成并聯(lián)的薄膜電容，通過(guò)控制薄膜電容/過(guò)孔的數(shù)量來(lái)達(dá)到預(yù)設(shè)的容值，且能直接在電路布局中進(jìn)行電容布線，且不增加組件體積，另外，由于訊號(hào)傳輸路徑被縮短，能幫助電源分配，降低傳輸路徑中電流波動(dòng)的影響，有助于改善電源完整性(Power Integration)。

附圖說(shuō)明

本發(fā)明在本文中的描述僅作為示例，并參照附圖所示，其中：

圖1是現(xiàn)有印刷電路板中的電容結(jié)構(gòu)剖面圖；

圖2是依據(jù)本發(fā)明一實(shí)施例的印刷電路板中的電容結(jié)構(gòu)分解示意圖；

圖3是圖2的印刷電路板中的電容結(jié)構(gòu)成品剖面圖；

圖4是依據(jù)本發(fā)明另一實(shí)施例的印刷電路板中的電容結(jié)構(gòu)剖面圖；以及

圖5是依據(jù)本發(fā)明一實(shí)施例的印刷電路板中的電容結(jié)構(gòu)制作流程圖。

具體實(shí)施方式

以下結(jié)合附圖對(duì)本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)說(shuō)明。在此需要注意的是，不同的圖標(biāo)中，相同的組件符號(hào)表示相同或相似的組件。以下所提及的附加圖式的面方向定義為垂直于所述平面的法向量。在此，使用的方向用語(yǔ)是用以說(shuō)明及理解本發(fā)明，而非用以限制本發(fā)明。