[發明專利]一種具有低電阻損耗三維封裝結構及其工藝方法

在審

• 申請號: 201611192139.6
• 申請日: 2016-12-21
• 公開（公告）號: CN106783790A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 林煜斌;沈錦新;梁新夫;孔海申;周青云
• 申請（專利權）人: 江蘇長電科技股份有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L25/11;H01L21/60
• 代理公司: 江陰市同盛專利事務所(普通合伙)32210
• 代理人: 周彩鈞

技術領域

本發明涉及一種具有低電阻損耗三維封裝結構及其工藝方法，屬于半導體封裝技術領域。

背景技術

在集成電路當中，功率器件是一個重要的應用領域，所謂功率器件，就是通過集成電力的工作方式來控制功率電子器件的工作，利用功率電子器件來提供大功率輸出，功率器件通常工作于高電壓、大電流的條件下，普遍具備耐壓高、工作電流大、自身耗散功率大等特點。一般來說，功率器件是通過焊接的方式電性連接至基板上，所以這就要求功率器件背面金屬化來使接觸電極部分有良好的電性接觸以及增加散熱性能，背面金屬化是功率器件制造過程中非常重要的技術，其質量對可靠性有很高的要求，其工藝要求也相當復雜，首先背鍍金屬的材料選擇要考慮與硅材的粘附性，如果粘附性不好，形成接觸時空洞較多，粘結機械強度不夠，增大了界面上的接觸熱阻；另外還需考慮晶圓、晶圓焊料與底層的各層之間的熱匹配度，即需要保證各層材料之間的熱膨脹系數要相近，若熱膨脹系數差異較大，則背鍍金屬層和硅層之間容易形成縫隙，降低其可靠性能。尤其對于尺寸大而厚度薄的晶圓來說加工制程更加困難，在制程中很容易出現晶圓破裂的問題，從而降低生產良率。

發明內容

本發明所要解決的技術問題是針對上述現有技術提供一種具有低電阻損耗三維封裝結構及其工藝方法，功率器件制作的時候省去背鍍金屬的工藝步驟，節省芯片成本，并且采用先封裝后蝕刻工藝流程，將功率器件埋入基板內部，增加整個封裝結構的集成度，制程中在功率器件表面直接電鍍金屬進行電性連接，可降低電阻損耗。

本發明解決上述問題所采用的技術方案為：一種具有低電阻損耗三維封裝結構的工藝方法，所述方法包括以下步驟：

步驟一、取金屬載體

步驟二、金屬載體表面預鍍銅層

步驟三、電鍍金屬外引腳

在金屬載體正面通過電鍍形成金屬外引腳；

步驟四、環氧樹脂塑封，

在金屬外引腳外圍區域利用環氧樹脂材料進行塑封保護，并通過表面研磨使金屬外引腳頂端露出塑封料表面；

步驟五、電鍍第一金屬線路層

在步驟四的塑封料表面通過電鍍形成第一金屬線路層；

步驟六、電鍍第一導電金屬柱

在步驟五的第一金屬線路層上通過電鍍形成第一導電金屬柱；

步驟七、第一功率器件貼裝

在第一金屬線路層上貼裝第一功率器件；

步驟八、塑封

將第一金屬線路層、第一導電金屬柱和第一功率器件外圍區域采用塑封料進行塑封，并通過表面研磨使第一導電金屬柱和第一功率器件背面露出塑封料表面；

步驟九、電鍍第二金屬線路層

在步驟八的塑封料表面通過電鍍形成第二金屬線路層，通過第二金屬線路層將第一導電金屬柱和第一功率器件背面相連接；

步驟十、電鍍第二導電金屬柱

在步驟九的第二金屬線路層上通過電鍍形成第二導電金屬柱；

步驟十一、第二功率器件貼裝

在第二金屬線路層上貼裝第二功率器件；

步驟十二、塑封

將第二金屬線路層、第二導電金屬柱和第二功率器件外圍區域采用塑封料進行塑封，并通過表面研磨使第二導電金屬柱和第二功率器件背面露出塑封料表面；

步驟十三、電鍍第三金屬線路層

在步驟十二的塑封料表面通過電鍍形成第三金屬線路層，通過第三金屬線路層將第二導電金屬柱和第二功率器件背面相連接；

步驟十四、塑封

將第三金屬線路層外圍區域采用塑封料進行塑封，

步驟十五、載體蝕刻開窗

在金屬載體背面進行蝕刻開窗，使金屬外引腳背面露出；

步驟十六、電鍍抗氧化金屬層

在露出的金屬外引腳背面通過電鍍形成抗氧化金屬層；

步驟十七、切割成品

將步驟十六完成電鍍抗氧化金屬層的半成品進行切割作業，使原本以陣列式集合體方式集成在一起的塑封體模塊一顆顆切割獨立開來，制得具有低電阻損耗三維封裝結構成品。

步驟二中的銅層厚度在2~10微米。

步驟二中銅層的制備方式是化學沉積、電沉積或者氣相沉積。

所述金屬外引腳和金屬線路層的材料是銅、鋁或鎳，所述抗氧化金屬層的材料采用金、鎳金、鎳鈀金或錫。

塑封方式采用模具灌膠方式、噴涂設備噴涂方式、貼膜方式或是刷膠的方式。

步驟十五中的蝕刻方法采用氯化銅或者氯化鐵的蝕刻工藝。