[發明專利]一種數據密集環境下的單芯片多處理器系統的電源管理方法

有效

• 申請號: 201611191740.3
• 申請日: 2016-12-21
• 公開（公告）號: CN106598203B
• 公開（公告）日: 2019-04-23
• 發明（設計）人: 陳付梅;韓德志;畢坤;王軍;張肖;蔣艷梅
• 申請（專利權）人: 上海海事大學
• 主分類號: G06F1/3206
• 分類號: G06F1/3206;G06F1/324;G06F1/329
• 代理公司: 上海信好專利代理事務所(普通合伙) 31249
• 代理人: 尹兵

本發明公開了一種數據密集環境下的單芯片多處理器系統的電源管理方法，通過設計MAR控制器，在MAR控制器中采用模糊邏輯函數、模糊規則和去模糊函數，將I/O等待率、采樣周期時間內的用戶任務需要的響應時間和執行采樣周期時間內任務的時間約束等作為MAR控制器的輸入參數；最后輸出單芯片多處理器系統的內核頻率的調節值并用DVFS方法調節單芯片多處理器的內核頻率；根據新的單芯片多處理器的內核頻率計算采樣周期時間內的用戶任務的實際響應時間和實際時間約束值；將上一個采樣周期內的用戶任務的實際響應時間和實際時間約束值反饋到MAR控制器，通過循環達到保證CMP系統性能和節約功耗的目的。

技術領域

本發明涉及計算機安全技術領域，具體涉及一種數據密集環境下的單芯片多處理器(Chip multiprocessors，簡稱CMP)系統電源管理方法，通過考慮I/O等待時間，采用模糊邏輯方法將輸入參數值進行模糊化處理并根據結果調節CMP內核頻率，達到保證系統性能和減少系統功耗的目的。

背景技術

隨著晶體管和半導體技術的進步，多核處理器或CMP在當前處理器市場已經成為一種主流。與此同時，在指令級并行(ILP)和功耗限制，鼓勵我們進入高性能和節能的CMP時代。然而，許多關鍵技術領域仍然有單線程性能增長的需求，即便不考慮上述因素，芯片數量或芯片上的晶體管的數量揭示了功耗的快速增長。因此，如何平衡系統性能和降低功耗是一個關鍵的問題，需要有效的解決方法。

近年來，基于動態電壓和頻率調節(Dynamic Voltage and Frequency Scaling，DVFS)的許多電源管理系統策略已經提出并用于CMP系統中。DVFS是用于降低功耗高度有效的技術，已經成功的被應用到平衡中央處理器(Central Processing Unit，CPU)功耗和芯片性能方面。在多核CPU系統(CMP系統)中，由于新的密集數據應用和復雜的進程或線程調度策略，使得DVFS這種粗粒度的管理方法不能直接應用于“CMP”芯片系統中。所以，研究多核CPU電源管理方法有挑戰性并有重要意義。

數據密集型應用的約束主要是輸入/輸出(Input/Output，I/O)操作，I/O操作會影響處理器的性能和功耗，特別，當我們處理數據密集型文件系統時。當我們把I/O因素考慮進去的時候，需要更有效節能的電源管理系統。

發明內容

本發明的目的在于提供一種數據密集環境下的單芯片多處理器系統的電源管理方法，采用模糊邏輯的電源管理策略，將I/0等待時間、響應時間和CMP內核的負載約束，通過隸屬函數轉換成模糊邏輯值，再通過模糊規則和去模糊函數輸出，動態調節CMP內核電壓頻率，實現保證系統性能并降低系統功耗的目的。

為了達到上述目的，本發明通過以下技術方案實現：一種數據密集環境下的單芯片多處理器系統的電源管理方法，其特征在于，包含以下步驟：

步驟S1：將單芯片多處理器內核的時間劃分為輸入/輸出等待時間、輸入/輸出忙時間和輸入/輸出空閑時間，并分別確定輸入/輸出忙時間的閾值和輸入/輸出空閑時間的閾值；

步驟S2：根據MAR控制模型確定MAR控制器，以對多個輸入信號進行組合變換得出多種輸出結果；

步驟S3：根據輸入/輸出等待時間、輸入/輸出忙時間的閾值和輸入/輸出空閑時間的閾值，確定采樣時間內單芯片多處理器系統內核的輸入/輸出等待率、時間約束值及響應時間；

步驟S4：分別確定輸入/輸出等待率、時間約束值及響應時間的模糊函數；

步驟S5：根據輸入/輸出等待率、時間約束值、響應時間及單芯片多處理器內核頻率確定四參數模糊規則；

步驟S6：在MAR控制器中對輸入/輸出等待率、時間約束值及響應時間進行模糊化處理，分別獲得輸入/輸出等待率、時間約束值及響應時間的模糊化結果；