[發明專利]一種數據密集環境下的單芯片多處理器系統的電源管理方法

有效

• 申請號: 201611191740.3
• 申請日: 2016-12-21
• 公開（公告）號: CN106598203B
• 公開（公告）日: 2019-04-23
• 發明（設計）人: 陳付梅;韓德志;畢坤;王軍;張肖;蔣艷梅
• 申請（專利權）人: 上海海事大學
• 主分類號: G06F1/3206
• 分類號: G06F1/3206;G06F1/324;G06F1/329
• 代理公司: 上海信好專利代理事務所(普通合伙) 31249
• 代理人: 尹兵

1.一種數據密集環境下的單芯片多處理器系統的電源管理方法，其特征在于，包含以下步驟：

步驟S1：將單芯片多處理器內核的時間劃分為輸入/輸出等待時間、輸入/輸出忙時間和輸入/輸出空閑時間，并分別確定輸入/輸出忙時間的閾值和輸入/輸出空閑時間的閾值；

步驟S2：根據MAR控制模型確定MAR控制器，以對多個輸入信號進行組合變換得出多種輸出結果；

步驟S3：根據輸入/輸出等待時間、輸入/輸出忙時間的閾值和輸入/輸出空閑時間的閾值，確定采樣時間內單芯片多處理器系統內核的輸入/輸出等待率、時間約束值及響應時間；

步驟S4：分別確定輸入/輸出等待率、時間約束值及響應時間的模糊函數；

步驟S5：根據輸入/輸出等待率、時間約束值、響應時間及單芯片多處理器內核頻率確定四參數模糊規則；

步驟S6：在MAR控制器中對輸入/輸出等待率、時間約束值及響應時間進行模糊化處理，分別獲得輸入/輸出等待率、時間約束值及響應時間的模糊化結果；

步驟S7：根據輸入/輸出等待率、時間約束值及響應時間的模糊化結果，獲得單芯片多處理器內核頻率的調節值；

步驟S8：根據單芯片多處理器內核頻率的調節值，采用預設調節算法對單芯片多處理器內核頻率進行調節；

步驟S9：根據調節后的單芯片多處理器內核頻率，獲得更新后的時間約束值和響應時間；

步驟S10：判斷單芯片多處理器系統的任務是否完成；

若是，則結束整個流程；

若否，則自動調整輸入/輸出忙時間的閾值和輸入/輸出空閑時間的閾值，以此更新時間約束值和響應時間后跳轉至步驟S6。

2.如權利要求1所述的電源管理方法，其特征在于，所述的步驟S1中輸入/輸出忙時間的閾值和輸入/輸出空閑時間的閾值由單芯片多處理器系統的輸入/輸出設備、單芯片多處理器內核的第一級/第二級緩存命中率決定，并且，當輸入/輸出等待率小于輸入/輸出忙時間的閾值表示CPU忙處于支配地位；當輸入/輸出等待率大于輸入/輸出空閑時間的閾值時，表示CPU空閑處于支配地位。

3.如權利要求1所述的電源管理方法，其特征在于，所述的步驟S3中輸入/輸出等待率的計算公式為：

所述的響應時間的計算公式為：

rt＝cb+I/O等待時間

式中，ω表示輸入/輸出等待率，即采樣周期時間內單芯片多處理器內核輸入/輸出等待時間占響應時間的比率，I/O等待時間表示是指在采樣周期時間內單芯片多處理器內核執行任務時，輸入/輸出操作所花費的時間，rt表示響應時間，即指在采樣周期時間內，任務執行實際需要的時間，包括時間約束值和輸入/輸出等待時間，cb表示時間約束值，即指在采樣周期時間內，單芯片多處理器內核需要花費的時間，但不包括輸入/輸出等待時間，即指在采樣周期內內核執行任務時內核運行的時間，不包括執行任務時從內存或外部設備中取數據和存數據等待的時間。

4.如權利要求1所述的電源管理方法，其特征在于，所述的步驟S4中響應時間的模糊函數表示為：

式中，A代表時間響應的模糊集，包括：{PRF，MRE，PRS}，其中：PRF表示響應快，MRE表示響應中等，PRS表示響應慢；δ表示對指定用戶在任務執行時限制內核性能衰減的參數，δ的取值0<δ<1；rt表示響應時間；RRT表示采樣周期時間內任務要求的執行時間；

時間約束值的模糊函數表示為：

式中，B代表時間約束值的模糊集，包括：{PCS，MCE，PCL}，其中：PCS表示絕對小，MCE表示適中，PCL表示絕對大；cb表示時間約束值；cb0表示時間約束值的峰值；σ表示標準誤差；

輸入/輸出等待率的模糊函數：

式中，C表示輸入/輸出等待率的模糊集，包括：{PWS，MWE，PWL}，其中：PWS表示絕對小，MWE表示適中，PWL表示絕對大；Th_上表示輸入/輸出忙時間的閾值和Th_下表示輸入/輸出空閑時間的閾值；ω表示輸入/輸出等待率。