[發(fā)明專利]三維MOS存儲(chǔ)芯片的樣品制備方法及樣品觀測(cè)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201611191662.7
• 申請(qǐng)日: 2016-12-21
• 公開（公告）號(hào): CN106596226B
• 公開（公告）日: 2019-08-23
• 發(fā)明（設(shè)計(jì)）人: 高慧敏;張順勇;湯光敏;盧勤
• 申請(qǐng)（專利權(quán)）人: 武漢新芯集成電路制造有限公司
• 主分類號(hào): G01N1/28
• 分類號(hào): G01N1/28
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時(shí)云

本發(fā)明提供了一種三維MOS存儲(chǔ)芯片的樣品制備方法及樣品觀測(cè)方法，所述芯片上包含失效地址、第一參考點(diǎn)和第二參考點(diǎn)；在所述芯片標(biāo)上覆蓋所述第一參考點(diǎn)的第一記號(hào)和覆蓋所述第二參考點(diǎn)的第二記號(hào)；先研磨第一邊側(cè)面至所述第一記號(hào)處，研磨第二邊側(cè)面至所述第二記號(hào)處；再對(duì)所述芯片進(jìn)行平面樣品制備，根據(jù)電子束裝置拍出的圖像將所述芯片切到所述失效地址所在層。在使用透射電鏡對(duì)制備出的樣品進(jìn)行觀測(cè)時(shí)，從第一參考點(diǎn)沿垂直所述第一參考點(diǎn)所在側(cè)邊方向數(shù)出第一距離，從第二參考點(diǎn)沿垂直所述第二參考點(diǎn)所在側(cè)邊數(shù)出第二距離，兩者的交叉點(diǎn)即失效地址的單元結(jié)構(gòu)。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路樣品制備領(lǐng)域，特別涉及一種三維MOS存儲(chǔ)芯片的樣品制備方法及樣品觀測(cè)方法。

背景技術(shù)

存儲(chǔ)芯片是嵌入式系統(tǒng)芯片的概念在存儲(chǔ)行業(yè)的具體應(yīng)用，是通過在芯片中嵌入軟件，實(shí)現(xiàn)多功能和高性能，以及對(duì)多種協(xié)議、多種硬件和不同應(yīng)用的支持。如果存儲(chǔ)芯片中的single bit(單一比特)失效，產(chǎn)品失效分析樣品制備工程師往往需要將這個(gè)失效的比特的物理結(jié)構(gòu)從存儲(chǔ)芯片里切出來并放到透射電鏡中去觀察它是否結(jié)構(gòu)異常。

對(duì)于常規(guī)的產(chǎn)品，傳統(tǒng)的做法是使用SEM-FIB(電子束-離子束系統(tǒng))中的電子束或者離子束數(shù)出存儲(chǔ)芯片上位線和字線的目標(biāo)值，它們的交叉點(diǎn)即為失效分析樣品制備工程師所要觀測(cè)的地址，通常先將其鍍上保護(hù)層，并且制作成一定厚度的薄片再放入透射電鏡進(jìn)行觀測(cè)以查找異常；但是目前的這種方法對(duì)于近些年新生產(chǎn)的三維MOS存儲(chǔ)芯片結(jié)構(gòu)已經(jīng)不適用，因?yàn)?D-NAND重復(fù)單元區(qū)在位線和字線的交叉點(diǎn)區(qū)域的Z軸方向上還有幾十個(gè)單元需要被區(qū)分開。

因此需要發(fā)明一種針對(duì)三維MOS存儲(chǔ)芯片的定地址比特(specified addressbit)的新型樣品制備手法及樣品觀測(cè)方法。該方法確保將失效地址精確定位到三維，能夠用透射電鏡方便地進(jìn)行觀測(cè)，填補(bǔ)該方面的技術(shù)空白，節(jié)省時(shí)間和機(jī)臺(tái)成本，提高工作效率。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種三維MOS存儲(chǔ)芯片的樣品制備方法及樣品觀測(cè)方法，以解決現(xiàn)有的樣品制備方法無法將存儲(chǔ)芯片失效地址精確定位到三維，從而無法分析三維存儲(chǔ)芯片失效的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種三維MOS存儲(chǔ)芯片的樣品制備方法，包括如下步驟：

提供電子束裝置和包含失效地址的芯片，所述芯片上有第一參考點(diǎn)和第二參考點(diǎn)，所述第一參考點(diǎn)與所述失效地址在同一鉛錘線上，所述第二參考點(diǎn)與所述失效地址在同一水平線上；

在所述芯片標(biāo)上第一記號(hào)和第二記號(hào)，所述第一記號(hào)覆蓋所述第一參考點(diǎn)，所述第二記號(hào)覆蓋所述第二參考點(diǎn)；

研磨第一邊側(cè)面至所述第一記號(hào)處，研磨第二邊側(cè)面至所述第二記號(hào)處；

對(duì)所述芯片進(jìn)行平面樣品制備，根據(jù)所述電子束裝置拍出的圖像將所述芯片切到所述失效地址所在層。

可選的，在所述三維MOS存儲(chǔ)芯片的樣品制備方法中，所述第一邊側(cè)面是指：所述芯片上與水平線平行，且距所述第一參考點(diǎn)最近的邊側(cè)面；所述第二邊側(cè)面是指：所述芯片上與水平線垂直，且距所述第二參考點(diǎn)最近的邊側(cè)面。

可選的，在所述三維MOS存儲(chǔ)芯片的樣品制備方法中，在所述芯片標(biāo)上第一記號(hào)和第二記號(hào)之前，所述三維MOS存儲(chǔ)芯片的樣品制備方法還包括：先將所述芯片的正面研磨到位線接觸層。

可選的，在所述三維MOS存儲(chǔ)芯片的樣品制備方法中，步驟研磨第一邊側(cè)面至所述第一記號(hào)處，研磨第二邊側(cè)面至所述第二記號(hào)處包括：

在所述芯片標(biāo)上第三記號(hào)、第四記號(hào)和第五記號(hào)，所述第三記號(hào)和所述第四記號(hào)在同一水平線，所述第四記號(hào)和所述第五記號(hào)在同一鉛錘線；

將第一邊側(cè)面研磨至所述第三記號(hào)和所述第四記號(hào)處，將第二邊側(cè)面研磨至所述第四記號(hào)和所述第五記號(hào)處；