[發明專利]淺溝槽隔離浮柵結構的制作方法和浮柵型閃存的制作方法

在審

• 申請號: 201611191660.8
• 申請日: 2016-12-21
• 公開（公告）號: CN106783860A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 姚蘭;周俊
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/423
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅,李時云

技術領域

本發明涉及集成電路制造技術領域，具體涉及一種淺溝槽隔離(shallow trench isolation)浮柵(Floating Gate)結構的制作方法和浮柵型閃存的制作方法。

背景技術

由于淺溝槽隔離浮柵結構可增大后續工藝中浮柵與氧化層-氮化層-氧化層(Oxide-Nitride-Oxide)結構的接觸面積，提高器件的耦合率，故而在浮柵型閃存的制作中經常采用淺溝槽隔離浮柵結構。

傳統的淺溝槽隔離浮柵結構的制作方法，包括以下步驟:

如圖1所示，提供一半導體襯底101；

如圖2所示，在所述半導體襯底101上依次形成一電子通道層104和一硬掩膜層105；

如圖3所示，在所述硬掩膜層105上形成圖形化的光阻層106；

如圖4所示，以圖形化的光阻層106為掩膜，刻蝕所述硬掩膜層105、電子通道層104和部分半導體襯底101，形成溝槽301、302，再去除所述圖形化光阻層106；在刻蝕形成溝槽301、302時，所述硬掩膜層105也起到了掩膜的作用；

如圖5所示，在所述溝槽301、302內填充絕緣材料107，所述絕緣材料107覆蓋所述硬掩膜層105；

如圖6所示，進行第一次化學機械拋光工藝(CMP)，去除所述硬掩膜層105上的絕緣材料107；

如圖7所示，采用光刻和刻蝕工藝，去除所述硬掩膜層105，所述溝槽301、302內的絕緣材料未被刻蝕，因而所述溝槽301、302內的絕緣材料的頂面高于所述電子通道層104的頂面；

如圖8所示，在電子通道層104上形成一電子存儲層108，所述電子存儲層108覆蓋所述溝槽301、302內的絕緣材料；

如圖9所示，進行第二次化學機械拋光工藝(CMP)，平坦化所述電子存儲層108，直至電子存儲層108達到預定厚度并與所述溝槽301、302內的絕緣材料齊平，形成淺溝槽隔離結構301’、302’，以隔離所述電子存儲層108。至此，完成了淺溝槽隔離浮柵結構的制作工藝。

然而，申請人發現，上述淺溝槽隔離浮柵結構的制作方法需要單獨沉積一硬掩膜層105，刻蝕形成溝槽后還需要額外采用光刻和刻蝕工藝去除該硬掩膜層，并且需要進行兩次化學機械拋光工藝，制作工藝較為復雜。另外，形成電子存儲層108的化學機械拋光工藝過程中，由于用作隔離的氧化硅和作為電子儲存層的多晶的研磨速率差異，會導致所述電子存儲層108表面出現凹陷。

發明內容

本發明的目的在于，解決傳統的淺溝槽隔離浮柵結構的制作方法工藝復雜的問題。

本發明的另一目的在于，解決電子存儲層表面凹陷和多晶硅殘余物較多的問題。

本發明提供了一種淺溝槽隔離浮柵結構的制作方法，其包括以下步驟：

提供一半導體襯底；

在所述半導體襯底上依次形成一電子通道層和一電子存儲層；

在所述電子存儲層上形成圖形化的光阻層；

以所述圖形化的光阻層為掩膜，刻蝕所述電子存儲層、電子通道層和部分半導體襯底，形成若干溝槽，再去除所述圖形化光阻層；

在所述溝槽內填充絕緣材料，所述絕緣材料覆蓋所述電子存儲層；

采用化學機械研磨工藝去除所述電子存儲層上的絕緣材料，形成填充絕緣材料的淺溝槽對所述電子存儲層的隔離，即淺溝槽隔離浮柵結構。

可選的，所述半導體襯底上還形成有一外延層，所述電子通道層沉積在所述外延層。

可選的，所述外延層為P型摻雜外延層。

可選的，所述溝槽貫穿所述電子存儲層、電子通道層和部分外延層。

可選的，所述半導體襯底中形成有一阱區。

可選的，所述阱區通過P型離子注入的方式形成。

可選的，一部分的溝槽貫穿所述電子存儲層、電子通道層、阱區和部分外延層，另一部分溝槽貫穿所述電子存儲層、電子通道層和部分外延層。

可選的，所述半導體襯底為P型摻雜襯底。

可選的，所述電子通道層的材質為氧化物。

可選的，所述電子存儲層的材質為多晶硅。

可選的，所述絕緣材料通過高深寬比沉積工藝(HARP，High Aspect Ratio Process)或者高密度電漿沉積工藝(HDP，High Density Plasma)沉積。

本發明提供了一種浮柵型閃存的制作方法，采用上述任意一種方法形成淺溝槽隔離浮柵結構。