[發(fā)明專利]一種重摻襯底反型高阻IC外延片的制備方法有效
| 申請?zhí)枺?/td> | 201611191347.4 | 申請日: | 2016-12-21 |
| 公開(公告)號: | CN106653570B | 公開(公告)日: | 2019-12-03 |
| 發(fā)明(設計)人: | 魏建宇;金龍;譚衛(wèi)東 | 申請(專利權)人: | 南京國盛電子有限公司 |
| 主分類號: | H01L21/02 | 分類號: | H01L21/02 |
| 代理公司: | 32204 南京蘇高專利商標事務所(普通合伙) | 代理人: | 張婧<國際申請>=<國際公布>=<進入國 |
| 地址: | 211100 江蘇*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 襯底 反型高阻 ic 外延 制備 方法 | ||
本發(fā)明公開了一種重摻襯底反型高阻IC外延片的制備方法,包括如下步驟:A、預備重摻襯底埋層片;B、HCl拋光;C、外延生長:選擇雙層外延工藝條件,硅源采用超高純三氯氫硅,第一步生長一重摻過渡層,其生長溫度為1100℃,生長速率為0.4~0.6um/min;第二步生長一高阻外延層,其生長溫度為1160~1180℃,生長速率為0.4~0.6um/min。本發(fā)明中的襯底選擇背封層為二氧化硅(LTO)+多晶硅(Poly)的埋層片,其在后續(xù)的HCL拋光中,通過低溫小流量氣腐,可在保障表面拋光作用的同時,又不至于將埋層處理掉,能夠進一步促進背面的吸硅作用,以及更好的保護二氧化硅背封膜。
技術領域
本發(fā)明涉及半導體基礎材料硅外延片,尤其涉及一種重摻襯底反型高阻IC外延片的制備方法。
背景技術
外延生長工藝是一種在單晶襯底的表面上淀積一個單晶薄層的方法。由于對雜質濃度有良好的控制以及能獲得晶體的完整性,氣相外延得到了最廣泛的應用。在重摻襯底上進行外延生長,自摻雜效應是必須考慮的問題。在外延前的HCl腐蝕、H2處理和外延生長時的高溫,使重摻襯底片的雜質原子從正面、邊緣和背面從由固相蒸發(fā)到反應室的氣相中,進入外延層形成氣相自摻雜,同時反應室的氣氛與襯底雜質化學反應產(chǎn)物進入外延層,也會形成非人為摻雜。自摻雜的程度取決于襯底雜質濃度、淀積溫度、硅源、生長速率、反應室尺寸和壓強,還與邊界層厚度有關。
重摻襯底IC片做反型高阻外延的難度遠大于常規(guī)外延品種,主要體現(xiàn)在:(1)對于埋層片品種,為了降低圖形漂移率,外延生長溫度必須在高溫下進行,這樣就會使自摻雜效應更加嚴重;(2)反型外延,外延層導電類型與襯底相反,兩種不同類型的雜質存在一定的補償,外延層與襯底之間的過渡區(qū)難以精確控制;(3)為了得到外延高阻層,通入反應室的雜質量要少,受襯底反型雜質的影響,表層極有可能會被反型自摻雜覆蓋,電阻率控制非常困難。
因此,亟待解決上述問題。
發(fā)明內容
發(fā)明目的:本發(fā)明的目的是提供一種可有效抑制襯底自摻雜的效應且防止埋片層表面圖形畸變的重摻襯底反型高阻IC外延片的制備方法。
技術方案:為實現(xiàn)以上目的,本發(fā)明所述的一種重摻襯底反型高阻IC外延片的制備方法,包括如下步驟:
A、預備重摻襯底埋層片:選用重摻的埋層片,電阻率<0.01Ωcm,背封為背封層為二氧化硅+多晶硅;
B、HCl拋光:在1100℃下,選擇HCl流量為3~5L/min,拋光時間2~6min,拋光完成后H2吹掃4~8min;
C、外延生長:選擇雙層外延工藝條件,硅源采用超高純三氯氫硅,第一步生長一重摻過渡層,其生長溫度為1100℃,厚度為1~2um,生長速率為0.4~0.6um/min;第二步生長一高阻外延層,其生長溫度為1160~1180℃,生長速率為0.4~0.6um/min。
本發(fā)明中的襯底選擇背封層為二氧化硅(LTO)+多晶硅(Poly)的埋層片,其在后續(xù)的HCL拋光中,通過低溫小流量氣腐,可在保障表面拋光作用的同時,又不至于將埋層處理掉,能夠進一步促進背面的吸硅作用,以及更好的保護二氧化硅背封膜。此外,因本發(fā)明所采用的襯底,其表面具有電路圖案,在外延生長中采用高溫慢速(生長溫度為1160~1180℃,生長速率為0.4~0.6um/min)的生長條件,可有效保障電路圖案不發(fā)生畸變,提高外延片的成品率。
其中,所述外延生長中高頻感應加熱體為表面經(jīng)裂解處理并表面包封高純SiC的高純石墨基座。
優(yōu)選的,在外延生長前,在所述高純石墨基座表面淀積一層10~20um通有重摻雜質、與外延層雜質相同的硅。
再者,所述重摻過渡層和高阻外延層與襯底埋層片雜質類型相反。本發(fā)明外延片生長過程中襯底背面于基座表面接觸,襯底背面擴散出來的P型雜質與基座表面多晶硅中的N型雜質相中和,起到抑制襯底自摻雜的作用。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于南京國盛電子有限公司,未經(jīng)南京國盛電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611191347.4/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:回字紋異型桶
- 下一篇:鍵盤電路生產(chǎn)工藝
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





