[發(fā)明專(zhuān)利]測(cè)試結(jié)構(gòu)及利用該測(cè)試結(jié)構(gòu)監(jiān)測(cè)探針針痕偏移的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201611190346.8
• 申請(qǐng)日: 2016-12-21
• 公開(kāi)（公告）號(hào): CN106783804B
• 公開(kāi)（公告）日: 2019-07-26
• 發(fā)明（設(shè)計(jì)）人: 趙毅;瞿奇;陳玉立;彭飛;梁卉榮
• 申請(qǐng)（專(zhuān)利權(quán)）人: 武漢新芯集成電路制造有限公司
• 主分類(lèi)號(hào): H01L23/544
• 分類(lèi)號(hào): H01L23/544;G01R31/28
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 俞滌炯

本發(fā)明涉及集成電路測(cè)試技術(shù)領(lǐng)域，尤其涉及一種測(cè)試結(jié)構(gòu)及利用該測(cè)試結(jié)構(gòu)監(jiān)測(cè)探針針痕偏移的方法。本發(fā)明的測(cè)試結(jié)構(gòu)在常規(guī)的WAT(晶圓可接受測(cè)試)中引入一條新的測(cè)試結(jié)構(gòu)，其金屬焊盤(pán)數(shù)目N(N>＝4)與要監(jiān)測(cè)的探針卡針腳數(shù)目一致，通過(guò)在每個(gè)金屬焊盤(pán)下面放置一個(gè)有源器件，將N(N>＝4)個(gè)有源器件的柵極、源極、漏極和襯底并聯(lián)起來(lái)分別接入4個(gè)不同的焊盤(pán)，通過(guò)量測(cè)焊盤(pán)下面不同位置的有源器件的飽和電流，實(shí)現(xiàn)實(shí)時(shí)監(jiān)測(cè)探針針腳的偏移情況。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路測(cè)試技術(shù)領(lǐng)域，尤其涉及一種測(cè)試結(jié)構(gòu)及利用該測(cè)試結(jié)構(gòu)監(jiān)測(cè)探針針痕偏移的方法。

背景技術(shù)

隨著對(duì)集成電路低單位面積成本的追求和特殊功能結(jié)構(gòu)的需要，逐漸出現(xiàn)了CUP(circuit under pad，即在焊盤(pán)下放置電路)結(jié)構(gòu)設(shè)計(jì)。該結(jié)構(gòu)設(shè)計(jì)是將MOS晶體管等有源器件放置于焊盤(pán)(bond pad)下以達(dá)到節(jié)省面積的目的，常見(jiàn)的做法例如將ESD電路(即靜電防護(hù)電路)放置于IO pad(即輸入輸出墊)下以提高芯片集成度。對(duì)于這種結(jié)構(gòu)，由于測(cè)試時(shí)扎針或者鍵合產(chǎn)生的應(yīng)力，很容易引起CUP的電性參數(shù)(如閾值電壓、飽和漏電流)漂移，故會(huì)導(dǎo)致測(cè)試穩(wěn)定性變差。

對(duì)于WAT(晶圓可接收測(cè)試)，為了精確測(cè)量MOS晶體管的電性參數(shù)，需要盡量避免CUP結(jié)構(gòu)帶來(lái)的不可預(yù)知的誤差。其中最重要的一點(diǎn)，是需要監(jiān)測(cè)WAT扎針針痕位置，避免針痕偏移而引起的測(cè)試問(wèn)題。

目前還沒(méi)有實(shí)時(shí)監(jiān)測(cè)WAT針痕偏移的相關(guān)設(shè)計(jì)。所有的針痕位置的檢查均由人工操作完成，存在人為判斷差異，沒(méi)有系統(tǒng)管控，不能及時(shí)發(fā)現(xiàn)問(wèn)題。

發(fā)明內(nèi)容

鑒于上述技術(shù)問(wèn)題，本發(fā)明提出一種測(cè)試結(jié)構(gòu)及利用該測(cè)試結(jié)構(gòu)監(jiān)測(cè)探針針痕偏移的方法，用來(lái)實(shí)時(shí)監(jiān)測(cè)WAT過(guò)程中探針針腳偏移情況，降低人工管控所存在的風(fēng)險(xiǎn)。

本發(fā)明解決上述技術(shù)問(wèn)題的主要技術(shù)方案為：

一種測(cè)試結(jié)構(gòu)，應(yīng)用于晶圓可接收測(cè)試，所述測(cè)試結(jié)構(gòu)設(shè)置于晶圓中，所述晶圓包括多層金屬層，所述測(cè)試結(jié)構(gòu)包括多個(gè)金屬焊盤(pán)和多個(gè)有源器件，每個(gè)所述金屬焊盤(pán)下方對(duì)應(yīng)設(shè)置一個(gè)所述有源器件，以形成CUP結(jié)構(gòu)；其中，

所有的所述CUP結(jié)構(gòu)中所述有源器件的柵極通過(guò)第一連接線(xiàn)路并聯(lián)接入一第一焊盤(pán)，源極通過(guò)第二連接線(xiàn)路并聯(lián)接入一第二焊盤(pán)，漏極通過(guò)第三連接線(xiàn)路并聯(lián)接入一第三焊盤(pán)，襯底通過(guò)第四連接線(xiàn)路并聯(lián)接入一第四焊盤(pán)。

優(yōu)選的，上述的測(cè)試結(jié)構(gòu)，其中，所述金屬焊盤(pán)的個(gè)數(shù)大于等于四，以使形成的所述CUP結(jié)構(gòu)的個(gè)數(shù)大于等于四。

優(yōu)選的，上述的測(cè)試結(jié)構(gòu)，其中，所述有源器件為MOS晶體管。

優(yōu)選的，上述的測(cè)試結(jié)構(gòu)，其中，所有的所述CUP結(jié)構(gòu)的金屬布線(xiàn)設(shè)置于所述晶圓的同一金屬層中；或者

所有的所述CUP結(jié)構(gòu)的金屬布線(xiàn)分散設(shè)置于所述晶圓的兩層或兩層以上不同的金屬層中。

優(yōu)選的，上述的測(cè)試結(jié)構(gòu)，其中，所述第一焊盤(pán)至所述第四焊盤(pán)設(shè)置于所述晶圓的頂層金屬層上，所述第一連接線(xiàn)路至所述第四連接線(xiàn)路通過(guò)所述CUP結(jié)構(gòu)的金屬布線(xiàn)與所述晶圓的各金屬層連接形成。

優(yōu)選的，上述的測(cè)試結(jié)構(gòu)，其中，所述金屬焊盤(pán)的材質(zhì)為鋁；和/或

所述第一焊盤(pán)至所述第四焊盤(pán)的材質(zhì)為鋁。

本發(fā)明還提供一種監(jiān)測(cè)探針針痕偏移的方法，其中，基于上述的測(cè)試結(jié)構(gòu)，所述方法包括：

提供一探針卡，所述探針卡上設(shè)置有多個(gè)探針；

將所述探針與所述第一至第四焊盤(pán)接觸，以量測(cè)并聯(lián)的所述有源器件的飽和電流；

將一監(jiān)測(cè)統(tǒng)計(jì)單元與所述多個(gè)探針連接，當(dāng)所述監(jiān)測(cè)統(tǒng)計(jì)單元接收到的所述飽和電流小于閾值時(shí)，判斷所述探針發(fā)生偏移。