[發(fā)明專利]非易失性存儲(chǔ)器件及其編程方法

在審

• 申請?zhí)枺?/td>: 201611180860.3
• 申請日: 2016-12-20
• 公開（公告）號(hào): CN106601292A
• 公開（公告）日: 2017-04-26
• 發(fā)明（設(shè)計(jì)）人: 楊詩洋;王頎;付祥;劉飛;李婷;鄭世程;夏志良;霍宗亮
• 申請（專利權(quán)）人: 武漢新芯集成電路制造有限公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10;G11C16/08
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)31237
• 代理人: 屈蘅,李時(shí)云

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種非易失性存儲(chǔ)器件及其編程方法。

背景技術(shù)

電可擦除/可編程非易失性存儲(chǔ)器件即使在停止供電時(shí)也能夠保持?jǐn)?shù)據(jù)，內(nèi)存是電可擦除/可編程非易失性存儲(chǔ)器件的一個(gè)代表性示例。特別的，NAND型內(nèi)存具有串結(jié)構(gòu)，其中多個(gè)閃存單元串聯(lián)，因此可以容易地集成并且可以以低成本制造。為此，NAND型閃存已經(jīng)被用作各種類型的便攜產(chǎn)品的數(shù)據(jù)傳輸器。

圖1是現(xiàn)有的非易失性存儲(chǔ)器件示意圖，如圖1所示，非易失性存儲(chǔ)器件包括存儲(chǔ)單元陣列110、電壓產(chǎn)生器及譯碼傳輸電路120、邏輯控制電路130和讀寫電路140，其中，存儲(chǔ)單元陣列110中包含有多個(gè)字線111，每個(gè)字線由于其位置的不同，需要施加不同的編程電壓和旁路電壓，圖2(a)、圖2(b)和圖2(c)是現(xiàn)有的非易失性存儲(chǔ)器件編程方法中施加的各電壓示意圖，其中，圖2(a)是不同字線施加的編程電壓，圖2(b)是不同字線施加的步進(jìn)電壓，圖2(c)是不同字線施加的旁路電壓，由于存儲(chǔ)單元陣列的每根字線需要不同的編程電壓和旁路電壓，在字線層數(shù)較多的情況下，可能需要幾十組電壓調(diào)整器及模擬開關(guān)，整體電源管理方案龐大。即使通過字線分區(qū)，隨著字線層數(shù)增加也會(huì)導(dǎo)致分區(qū)數(shù)量增加，仍然需要較多組電壓調(diào)整器及模擬開關(guān)，電源管理方案依然復(fù)雜。

因此，需要設(shè)計(jì)一種不同字線施加相同旁路電壓且編程效果不受影響的非易失性存儲(chǔ)器件及其編程方法，以解決現(xiàn)有的非易失性存儲(chǔ)器件的整體電源管理方案體量龐大且復(fù)雜的問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種不同字線施加相同旁路電壓且編程效果不受影響的非易失性存儲(chǔ)器件及其編程方法，以解決現(xiàn)有的非易失性存儲(chǔ)器件的整體電源管理方案體量龐大且復(fù)雜的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種非易失性存儲(chǔ)器件，所述非易失性存儲(chǔ)器件包括存儲(chǔ)單元陣列、一個(gè)編程電壓產(chǎn)生器、一個(gè)旁路電壓產(chǎn)生器以及一個(gè)校驗(yàn)電壓產(chǎn)生器，其中：

所述存儲(chǔ)單元陣列包括若干字線和若干存儲(chǔ)單元，每個(gè)字線連接多個(gè)存儲(chǔ)單元，所述字線層疊排列；

所述編程電壓產(chǎn)生器連接所述存儲(chǔ)單元陣列，為所述存儲(chǔ)單元陣列中的字線提供編程電壓；

所述旁路電壓產(chǎn)生器連接所述存儲(chǔ)單元陣列，為所述存儲(chǔ)單元陣列中的選中塊中的的字線提供旁路電壓，不同字線的旁路電壓的電壓幅度相等；

所述校驗(yàn)電壓產(chǎn)生器連接所述存儲(chǔ)單元陣列，為所述存儲(chǔ)單元陣列中的字線提供校驗(yàn)電壓。

可選的，在所述的非易失性存儲(chǔ)器件中，所述非易失性存儲(chǔ)器件還包括邏輯控制電路，所述邏輯控制電路控制所述編程電壓產(chǎn)生器、旁路電壓產(chǎn)生器以及校驗(yàn)電壓產(chǎn)生器產(chǎn)生電壓的時(shí)間和電壓幅值。

可選的，在所述的非易失性存儲(chǔ)器件中，所述非易失性存儲(chǔ)器件還包括讀寫電路，所述讀寫電路向字線中進(jìn)行讀取、編程和擦除操作。

可選的，在所述的非易失性存儲(chǔ)器件中，所述非易失性存儲(chǔ)器件為三維非易失性存儲(chǔ)器中的器件或陣列。

可選的，在所述的非易失性存儲(chǔ)器件中，所述非易失性存儲(chǔ)器件包括多個(gè)區(qū)域。

可選的，在所述的非易失性存儲(chǔ)器件中，所述非易失性存儲(chǔ)器件單調(diào)性或不規(guī)則排布。

可選的，在所述的非易失性存儲(chǔ)器件中，所述非易失性存儲(chǔ)器件位于NAND芯片內(nèi)。

可選的，在所述的非易失性存儲(chǔ)器件中，所述非易失性存儲(chǔ)器件位于eMMC芯片內(nèi)。

可選的，在所述的非易失性存儲(chǔ)器件中，所述非易失性存儲(chǔ)器件位于SSD芯片內(nèi)。

本發(fā)明還提供一種非易失性存儲(chǔ)器件編程方法，所述非易失性存儲(chǔ)器件編程方法包括：

對存儲(chǔ)單元陣列輸入編程指令；

根據(jù)編程指令中選定的存儲(chǔ)單元所在的字線的位置設(shè)定編程電壓；

旁路電壓產(chǎn)生器向存儲(chǔ)單元陣列中的選中塊中的的所有字線施加相同的旁路電壓；

編程電壓產(chǎn)生器向選定的存儲(chǔ)單元所在的字線施加相應(yīng)的編程電壓，對存儲(chǔ)單元中的字線進(jìn)行編程；

根據(jù)編程指令中選定的存儲(chǔ)單元所在的字線的位置設(shè)定校驗(yàn)電壓；

校驗(yàn)電壓產(chǎn)生器向選定的存儲(chǔ)單元所在的字線施加相應(yīng)的校驗(yàn)電壓，對存儲(chǔ)單元中的字線進(jìn)行校驗(yàn)。

可選的，在所述的非易失性存儲(chǔ)器件編程方法中，所述非易失性存儲(chǔ)器件編程方法中對存儲(chǔ)單元中的字線進(jìn)行校驗(yàn)包括：

如果校驗(yàn)通過，則所述非易失性存儲(chǔ)器件編程結(jié)束；

如果校驗(yàn)失敗，則重新向若干字線施加相同的旁路電壓，向選定的字線施加編程電壓，根據(jù)選定的字線的位置設(shè)定校驗(yàn)電壓，向選定的字線施加校驗(yàn)電壓，再次校驗(yàn)。