[發(fā)明專利]一種單芯片上多塊嵌入式存儲器的內(nèi)建自測試設(shè)計方法

有效

• 申請?zhí)枺?/td>: 201611179345.3
• 申請日: 2016-12-19
• 公開（公告）號: CN106816178B
• 公開（公告）日: 2020-02-21
• 發(fā)明（設(shè)計）人: 喻賢坤;姜爽;王莉;彭斌;樊旭;孔瀛;袁超
• 申請（專利權(quán)）人: 北京時代民芯科技有限公司;北京微電子技術(shù)研究所
• 主分類號: G11C29/16
• 分類號: G11C29/16
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 臧春喜

1.一種單芯片上多塊嵌入式存儲器的內(nèi)建自測試設(shè)計方法，其特征在于包括以下步驟：

(1)根據(jù)單芯片上每個存儲器的工作頻率、位寬、大小、端口類型，為每個存儲器產(chǎn)生內(nèi)建自測試庫；

(2)根據(jù)每個存儲器的工作頻率、位寬、大小、端口類型以及版圖布局，確定控制器的個數(shù)以及每個控制器對應(yīng)測試的存儲器，以保證每個控制器的總測試時間均衡；

(3)為單芯片增加N個存儲器測試時鐘端口、存儲器測試邏輯復(fù)位端口bist_rst、N個存儲器測試使能端口、掃描測試模式端口scan_mode、N個存儲器測試通過端口、N個存儲器測試失效端口，其中N為控制器的個數(shù)；

(4)利用MBIST測試邏輯插入工具，根據(jù)新增加的芯片端口和每個存儲器的內(nèi)建自測試庫，生成每個存儲器的自測試邏輯，并插入到單芯片中；

(5)在單芯片上為每個控制器增加時鐘選擇邏輯電路，所述時鐘選擇邏輯電路根據(jù)外部輸入工作模式控制信號確定單芯片處于工作模式還是存儲器自測試模式，并在單芯片處于存儲器自測試模式時根據(jù)外部輸入的存儲器測試邏輯時鐘選擇信號確定存儲器的自測試時鐘，并輸出給對應(yīng)的控制器；

(6)每個控制器根據(jù)對應(yīng)存儲器的自測試邏輯和工作模式生成測試激勵，完成對應(yīng)存儲器的自動測試，并通過該控制器對應(yīng)的存儲器測試通過端口或存儲器測試失效端口將測試結(jié)果輸出，完成每個存儲器的內(nèi)建自測試。

2.根據(jù)權(quán)利要求1所述的一種單芯片上多塊嵌入式存儲器的內(nèi)建自測試設(shè)計方法，其特征在于：所述步驟(2)中每個控制器對應(yīng)測試的存儲器為一個或多個，且當(dāng)控制器測試多個存儲器時，所述多個存儲器的工作頻率相同。

3.根據(jù)權(quán)利要求1所述的一種單芯片上多塊嵌入式存儲器的內(nèi)建自測試設(shè)計方法，其特征在于：所述步驟(4)中每個存儲器的自測試邏輯包括控制器邏輯、選擇邏輯和旁路邏輯。

4.根據(jù)權(quán)利要求1所述的一種單芯片上多塊嵌入式存儲器的內(nèi)建自測試設(shè)計方法，其特征在于：所述步驟(5)中在單芯片上為每個控制器增加時鐘選擇邏輯電路之前首先為單芯片增加存儲器測試邏輯時鐘選擇端口bist_atsp以及每個控制器的工作模式控制端口bist_mode，所述工作模式控制端口bist_mode用于接收外部輸入的工作模式控制信號，所述存儲器測試邏輯時鐘選擇端口bist_atsp用于接收外部輸入的存儲器測試邏輯時鐘選擇信號。

5.根據(jù)權(quán)利要求4所述的一種單芯片上多塊嵌入式存儲器的內(nèi)建自測試設(shè)計方法，其特征在于：時鐘選擇邏輯電路包括與門、或門和兩路選擇器；

其中或門的一個輸入端與片上時鐘產(chǎn)生模塊的輸出相連，另一個輸入端與工作模式控制端口bist_mode相連，輸出端口用于輸出功能時鐘信號function_clock；與門的一個輸入端與片上時鐘產(chǎn)生模塊的輸出相連，另一個輸入端與工作模式控制端口bist_mode相連，輸出端口與兩路選擇器的一個輸入端連接；兩路選擇器的另一個輸入端與控制器對應(yīng)的存儲器測試時鐘端口相連，兩路選擇器的選擇端與存儲器測試邏輯時鐘選擇端口bist_atsp連接，輸出端用于向?qū)?yīng)控制器輸出存儲器測試時鐘信號bist_clock；其中片上時鐘產(chǎn)生模塊根據(jù)鎖相環(huán)PLL的輸出時鐘產(chǎn)生每個控制器的存儲器測試時鐘。