[發明專利]終端及其慢時鐘頻偏的調整方法

有效

• 申請號: 201611173692.5
• 申請日: 2016-12-16
• 公開（公告）號: CN108206720B
• 公開（公告）日: 2019-07-05
• 發明（設計）人: 陸宇鵬
• 申請（專利權）人: 辰芯科技有限公司;大唐半導體設計有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發明提供了一種終端及其慢時鐘頻偏的調整方法中，所述終端包括用于產生基準時鐘的數字補償晶體振蕩器DCXO，確定CDAC與DCXO的輸出頻率之間的關系，并獲取所述CDAC最小時對應的DCXO的輸出頻率，進而獲取此時所述DCXO的第一負載電容，所述CDAC為DCXO的工作電路的粗調電容；確定CFAC與DCXO的輸出頻率之間的關系，并獲取所述CFAC最小時對應的DCXO的輸出頻率，進而獲取此時所述DCXO的第二負載電容，所述CFAC為DCXO的工作電路的精調電容；根據所述第一負載電容和第二負載電容獲取所述DCXO的最小負載電容；根據所述最小負載電容獲取與其對應的第一頻偏，所述第一頻偏即為調整后的頻偏。利用所述第一頻偏對所述終端的慢時鐘進行頻偏補償，即可提高所述終端在睡眠狀態下的慢時鐘的精度。

技術領域

本發明涉及移動通信領域，尤其是一種終端及其慢時鐘頻偏的調整方法。

背景技術

移動終端中一般會有兩個獨立時鐘：一個快時鐘，采用VCTCXO(VoltageControlled Temperature Compensation Crystal Oscillator壓控溫補晶體振蕩器)，用作系統主時鐘；一個慢時鐘，采用XTAL(External Crystal Oscillator，外部晶振)，用作睡眠時鐘。隨著DCXO(Digitally Compensated Crystal Oscillator數字補償晶體振蕩器)的普及，其成本低，功耗低，很多終端已經逐漸使用DCXO替代VCTCXO。同時在DCXO電路中加入一個分頻器，可分頻得到慢時鐘。

在終端睡眠狀態下，DCXO負載會被調整到最低，以降低功耗，此時分頻得到的慢時鐘的頻偏會很大，由于快慢時鐘同源，采用快時鐘校準慢時鐘的方法已不可用，進而無法獲得精確的慢時鐘的頻偏。

發明內容

本發明的目的在于提供一種終端及其慢時鐘頻偏的調整方法，以能夠精確的獲得終端慢時鐘的頻偏。

為了達到上述目的，本發明提供了一種終端的慢時鐘頻偏的調整方法，所述終端包括用于產生基準時鐘的數字補償晶體振蕩器DCXO，所述方法包括：

確定CDAC與DCXO的輸出頻率之間的關系，并獲取所述CDAC最小時對應的DCXO的輸出頻率，進而獲取此時所述DCXO的第一負載電容，所述CDAC為DCXO的工作電路的粗調電容；

確定CFAC與DCXO的輸出頻率之間的關系，并獲取所述CFAC最小時對應的DCXO的輸出頻率，進而獲取此時所述DCXO的第二負載電容，所述CFAC為DCXO的工作電路的精調電容；

根據所述第一負載電容和第二負載電容獲取所述DCXO的最小負載電容；

根據所述最小負載電容獲取與其對應的第一頻偏，所述第一頻偏即為調整后的頻偏。

優選的，在上述的終端的慢時鐘頻偏的調整方法中，確定CDAC與DCXO的輸出頻率之間的關系的步驟包括：

獲取所述CDAC的第一值CDAC₁，控制所述終端進入發射狀態，獲取此時所述DCXO的輸出頻率F_CDAC1；

再獲取所述CDAC的又一值CDAC₂，控制所述終端進入發射狀態，獲取此時所述DCXO的輸出頻率F_CDAC2；

根據CDAC₁、CDAC₂、F_CDAC1以及F_CDAC2獲取所述CDAC與所述DCXO的輸出頻率之間的關系。

優選的，在上述的終端的慢時鐘頻偏的調整方法中，確定CFAC與DCXO的輸出頻率之間的關系的步驟包括：

固定一CDAC值；