[發明專利]終端及其慢時鐘頻偏的調整方法

有效

• 申請號: 201611173692.5
• 申請日: 2016-12-16
• 公開（公告）號: CN108206720B
• 公開（公告）日: 2019-07-05
• 發明（設計）人: 陸宇鵬
• 申請（專利權）人: 辰芯科技有限公司;大唐半導體設計有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

1.一種終端的慢時鐘頻偏的調整方法，所述終端包括用于產生基準時鐘的數字補償晶體振蕩器DCXO，其特征在于，所述方法包括：

確定CDAC與DCXO的輸出頻率之間的關系，并獲取所述CDAC最小時對應的DCXO的輸出頻率，進而獲取此時所述DCXO的第一負載電容，所述CDAC為DCXO的工作電路的粗調電容；

確定CFAC與DCXO的輸出頻率之間的關系，并獲取所述CFAC最小時對應的DCXO的輸出頻率，進而獲取此時所述DCXO的第二負載電容，所述CFAC為DCXO的工作電路的精調電容；

根據所述第一負載電容和第二負載電容獲取所述DCXO的最小負載電容；

根據所述最小負載電容獲取與其對應的第一頻偏；

獲取當前溫度下所述DCXO的第二頻偏，所述DCXO調整后的頻偏由以下公式獲得：

F_L＝F₁+F₂，

其中，F_L為當前溫度下所述DCXO調整后的頻偏；F₁為第一頻偏；F₂為第二頻偏；所述第二頻偏由以下公式獲得：

F₂＝M₃(t-t₀)³+M₂(t-t₀)²+M₁(t-t₀)+M₀，

其中，M₃、M₂、M₁以及M₀表示所述DCXO的溫度參數；t表示當前溫度；t₀表示基準溫度。

2.如權利要求1所述的終端的慢時鐘頻偏的調整方法，其特征在于，確定CDAC與DCXO的輸出頻率之間的關系的步驟包括：

獲取所述CDAC的第一值CDAC₁，控制所述終端進入發射狀態，獲取此時所述DCXO的輸出頻率F_CDAC1；

再獲取所述CDAC的又一值CDAC₂，控制所述終端進入發射狀態，獲取此時所述DCXO的輸出頻率F_CDAC2；

根據CDAC₁、CDAC₂、F_CDAC1以及F_CDAC2獲取所述CDAC與所述DCXO的輸出頻率之間的關系。

3.如權利要求1所述的終端的慢時鐘頻偏的調整方法，其特征在于，確定CFAC與DCXO的輸出頻率之間的關系的步驟包括：

固定一CDAC值；

獲取所述CFAC的第一值CFAC₁，控制所述終端進入發射狀態，獲取此時所述DCXO的輸出頻率F_CFAC1；

再獲取所述CFAC的又一值CFAC₂，控制所述終端進入發射狀態，獲取此時所述DCXO的輸出頻率F_CFAC2；

根據CFAC₁、CFAC₂、F_CFAC1以及F_CFAC2獲取所述CFAC與所述DCXO的輸出頻率之間的關系。

4.如權利要求1所述的終端的慢時鐘頻偏的調整方法，其特征在于，所述第一負載電容由以下公式獲得：

其中，C_L1表示第一負載電容；C₁表示所述DCXO的等效電路中的動態電容；C₀表示所述DCXO的等效電路中的靜態電容；L₁表示所述DCXO的等效電路中的動態電感；F₁表示所述CDAC最小時對應的DCXO的輸出頻率。