[發明專利]在場電介質上具有故障安全熔絲的IC

有效

• 申請號: 201611167809.9
• 申請日: 2016-12-16
• 公開（公告）號: CN107068655B
• 公開（公告）日: 2022-01-25
• 發明（設計）人: 河原秀明;楊紅;歐根·蓬皮柳·門德里切盧;羅伯特·格雷厄姆·肖
• 申請（專利權）人: 德州儀器公司
• 主分類號: H01L23/62
• 分類號: H01L23/62;H01L23/525
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

本發明涉及一種在場電介質上具有故障安全熔絲的IC。一種熔絲電路，其包含：襯底；頂部半導體層，其摻雜第一導電類型，所述頂部半導體層具有形成于其中的摻雜第二導電類型的包含阱觸點的阱。場電介質層FOX處于所述半導體層上。熔絲處于所述阱內的所述FOX上，所述熔絲包含熔絲體，所述熔絲體包含具有第一熔絲觸點及第二熔絲觸點的導電材料。晶體管形成于所述半導體層中，所述晶體管包含具有CT觸點的控制端子CT、具有FT觸點的第一端子FT及具有ST觸點的第二端子ST。耦合路徑處于所述CT觸點與阱觸點之間，第一電阻器耦合于所述FT觸點與CT觸點之間，且耦合路徑處于所述ST觸點與所述第一熔絲觸點之間。

技術領域

所揭示的實施例涉及半導體集成電路(IC)裝置上的熔絲。

背景技術

熔絲以各種工藝技術經實施用于多種不同半導體IC裝置。舉例來說，多晶硅熔絲可用于對存儲器裝置進行編程，所述存儲器裝置例如可編程只讀存儲器(PROM)、可編程邏輯陣列(PLA)及冗余存儲器陣列。通常在這些存儲器裝置的制造期間形成熔絲陣列，所述熔絲陣列通常形成于厚度可為1μm或更多的場氧化物層上。PROM或PLA裝置中的熔絲用于針對特定應用定制PROM或PLA裝置。通過燒斷(或熔斷)所選擇的存儲器單元中的適當熔絲對PROM或PLA裝置進行編程。結合冗余存儲器陣列，熔絲用于以在相同制造過程期間制造于陣列中的備用替代存儲器單元取代有缺陷的存儲器單元。

熔絲電路也可由模擬電路(例如，電阻器梯(電阻器修整網絡))使用以調整電路的性能。在此情況中，熔絲允許通過憑借燒斷電阻器梯中的一或多個熔斷絲(link)調整電路無源參數進行微調。

為熔斷熔絲(其通常包括金屬或多晶硅體(熔斷絲)，其具有跨越所述熔斷絲的相應觸點)，利用一種電方法，其中跨越所述熔斷絲施加電壓，且因此電流以基于熔斷絲材料的電阻的電流電平被驅動通過所述熔斷絲。歸因于電阻加熱，所述熔斷絲材料加熱到超過其熔點，這引起導致在熔斷絲中發生斷裂的蒸發。已知多晶硅熔絲在編程期間燒斷(斷裂)所需要的電流比金屬熔絲少。

針對一些IC，用于放置熔絲的場氧化物的厚度的選擇可能存在約束。針對一個實例，所使用的工藝可能僅具有較薄場氧化物層(例如，僅1,000A(＝0.1μm)的場氧化物(FOX))可用。在熔絲熔斷期間損壞FOX層是一個問題，尤其對于最易受損壞影響的較薄FOX層來說，這是因為FOX層的破裂或其它物理損壞可由熔絲熔斷期間發生的物理應力引起。FOX損壞可致使基于泄漏的IC可靠性降級，例如歸因于熔絲觸點通過熔絲下方的較薄FOX層短接到硅襯底(作為最壞情況下的問題)。

發明內容

此發明內容簡要指示本發明的本質及實質。發明內容是在理解其將不用于解釋或限制權利要求書的范圍或意義的情況下提交的。

所揭示的實施例認識到較薄電介質(例如，較薄場氧化物(FOX)層)上的常規熔絲的問題是：熔絲體在電熔絲熔斷之后可致使一或兩個熔絲觸點通過受損的FOX層短接到熔絲下方的半導體(例如，硅)。所揭示的熔絲電路將所述熔絲放置于處于阱(例如，所植入的槽區域)上方的FOX層上，且還包含耦合到被正常偏置的熔絲觸點(有源熔絲觸點)的晶體管，其中所述晶體管可為雙極晶體管或金屬氧化物半導體(MOS)晶體管。在MOS晶體管的情況中，所述阱被連接到MOS柵極，MOS源極可被連接到所述有源熔絲觸點，且MOS漏極可經由第一電阻器(Hi-Z鉗位電阻器)被連接到其柵極電極。所揭示的熔絲電路提供一種故障安全模式，其在熔絲體下方的FOX歸因于熔絲熔斷而損壞的情況中阻斷來自熔絲的貫通電流以為包含利用電熔絲熔斷的一或多個熔絲的IC提供較高可靠性IC。

附圖說明

現將參考不一定按比例繪制的附圖，其中：

圖1A是根據實例實施例的實例熔絲電路的橫截面描繪，所述熔絲電路包括在熔絲熔斷之前耦合到阱上方的FOX層上的熔絲的有源熔絲觸點的MOS晶體管，且圖1B展示根據實例實施例的熔絲熔斷之后的熔絲電路。