[發明專利]基于CNFET的三值或非門及三值1-3線地址譯碼器有效
| 申請號: | 201611165143.3 | 申請日: | 2016-12-16 | 
| 公開(公告)號: | CN106847327B | 公開(公告)日: | 2018-09-18 | 
| 發明(設計)人: | 汪鵬君;龔道輝;張會紅;康耀鵬 | 申請(專利權)人: | 寧波大學 | 
| 主分類號: | G11C8/10 | 分類號: | G11C8/10;G11C11/418 | 
| 代理公司: | 寧波奧圣專利代理事務所(普通合伙) 33226 | 代理人: | 方小惠 | 
| 地址: | 315211 浙*** | 國省代碼: | 浙江;33 | 
| 權利要求書: | 查看更多 | 說明書: | 查看更多 | 
| 摘要: | |||
| 搜索關鍵詞: | 基于 cnfet 非門 地址 譯碼器 | ||
本發明公開了一種基于CNFET的三值或非門及三值1?3線地址譯碼器,基于CNFET的三值或非門包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管和第五CNFET,基于CNFET的三值1?3線地址譯碼器包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管;優點是功耗較低,延時較小。
技術領域
本發明涉及一種地址譯碼器,尤其是涉及一種基于CNFET的三值或非門及三值1-3線地址譯碼器。
背景技術
靜態隨機存儲器(Static Random Access Memory,SRAM)讀寫速度快,常用作處理器和內存間的接口電路,作為處理器的高速緩存。隨著超大規模集成電路(Very LargeScale Integration,VLSI)的發展,處理器時鐘頻率增加,對SRAM讀寫速度提出了更高的要求。地址譯碼器作為SRAM的重要的組成部分,其地址譯碼器延時占SRAM讀寫延時的很大一部分,因此SRAM的讀寫速度和功耗與地址譯碼器的性能有很大的關系。高性能地址譯碼器的設計對提高SRAM的讀寫速度降低功耗起了很大的作用。
傳統地址譯碼器采用CMOS技術設計,隨著特征尺寸縮小到納米量級,互連線寄生效應帶來的門延時、互連線串擾等問題越來越嚴重,地址譯碼器的工作速度遇到很大的挑戰。而準一維結構的碳納米管(Carbon Nanotube,CNT)因具有彈道傳輸特性、化學性質穩定和柵壓調制便捷等特點,具有代替CMOS工藝的可能。將CNTs作為導電溝道可制得碳納米場效應晶體管(Carbon Nanotube Field Effect Transistor,CNFET)。文獻DENG J,WONG H SP.A Compact SPICE Model for Carbon-Nanotube Field-Effect TransistorsIncluding Nonidealities and Its Application-Part I:Model of the IntrinsicChannel Region[J].IEEE Transactions on Electron Devices,2007,54(12):3186-3194.研究表明,碳納米場效應晶體管的極間電容僅為MOSFET極間電容的4%,故利用CNFET設計的地址譯碼器具有更小的延時,可提高地址譯碼器的工作速度。二值邏輯系統中,n輸入地址譯碼器,在SRAM中可控制2n個SRAM單元的讀寫操作。而在多值邏輯系統中,n輸入地址譯碼器可控制更多的SRAM單元。如最小基的三值邏輯,其邏輯取值為“0”、“1”和“2”;三值n輸入地址譯碼器在SRAM中,可控制3n個SRAM的讀寫操作,從而提高了地址譯碼器的譯碼效率。在控制相同個數的SRAM單元時,采用三值地址譯碼器可減少封裝的管腳數目。
鑒此,設計一種功耗較低,延時較小的基于CNFET的三值或非門及三值1-3線地址譯碼器具有重要意義。
發明內容
本發明所要解決的技術問題之一是提供一種功耗較低,延時較小的基于CNFET的三值或非門。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于寧波大學,未經寧波大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611165143.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:易拆卸建筑臨時防護器及臨時防護裝置
- 下一篇:一種樓板整澆一次成型施工方法





