[發明專利]一種抗單粒子燒毀的VDMOS器件及其制作方法

在審

• 申請號: 201611151538.8
• 申請日: 2016-12-14
• 公開（公告）號: CN106653856A
• 公開（公告）日: 2017-05-10
• 發明（設計）人: 藺偉聰;鄭瑩
• 申請（專利權）人: 中國電子科技集團公司第四十七研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 沈陽科苑專利商標代理有限公司21002
• 代理人: 許宗富,周秀梅

技術領域

本發明涉及功率半導體器件技術領域，具體涉及一種抗單粒子燒毀的VDMOS器件及其制作方法。

背景技術

功率集成電路可以應用于家電、個人電腦、移動電話、數碼相機以及與日俱增的各種便攜式設備的適配器等，同時由于它降低了元件數量使產品性價比高，并且更小和更輕，近年來各種MOS型功率集成電路紛紛出現。他們不但在應用中取代了許多原來為雙極型器件所占據的領域。其中VDMOS由于具有高輸入阻抗、開關速度快、熱穩定性好、具有負的溫度系數良好的電流自調節能力、沒有二次擊穿安全工作區域大等優點在各種功率開關應用中越來越引起人們的重視。傳統VDMOS剖面圖如圖1所示。

在航天領域，高壓VDMOS器件通常被用作航天器電源系統內的安全開關。由于航天器是在太空中運行的，所以這些VDMOS器件的各類電學參數除了要能夠滿足基本的設計要求外，還要能夠承受太空中各種高能粒子、宇宙射線等的輻射所帶來的影響。目前已知輻射環境對VDMOS器件可能產生的輻照效應主要包括單粒子燒毀(SEB)、單粒子柵擊穿(SEGR)和總劑量(Total dose)效應等。

重離子誘發的VDMOS器件發生的單粒子效應會使電路系統出現短暫失效或直接導致VDMOS器件損壞。

圖2給出了VDMOS器件的剖面結構及固有的寄生雙極晶體管位置示意圖。由圖中可以看出，器件的源區(n+)、體區(P區)及漏區(n-外延層)分別構成了寄生管的發射極、基極和收集極。因為結構上源區、體區共用金屬化電極，形成基極—發射極短路，所以當器件正常工作時，寄生雙極晶體管是關閉的，當重粒子入射到VDMOS器件時，沿著粒子軌跡會產生大量電子空穴對，形成電離的等離子體絲流。在漂移和擴散效應的雙重作用下，空穴通過橫向基區進入寄生管的發射級，電子通過橫向基區流向收集極而形成瞬態電流。當瞬態電流在P體區電阻上的壓降增加到一定值時，使寄生雙極晶體管的發射結成為正偏置，寄生晶體管n+p+p-n-導通。處在正偏置下的寄生雙極晶體管，當集電極和發射極之間的電壓高于寄生管的擊穿電壓時，寄生雙極晶體管的集電極電流就能發生雪崩倍增。假如這一正反饋電流不加限制，則會使源漏短路導致器件燒毀。

從單粒子燒毀效應的機理可以看出，引起單粒子燒毀效應的根本原因在于VDMOS源漏間因單個高能粒子轟擊而誘發其寄生雙極管導通發生局部熱損壞。因此，器件內部寄生雙極晶體管的相關尺寸和工藝參數對單粒子燒毀(SEB)敏感度的影響很大，有必要對研制產品進行設計和工藝加固技術研究。

發明內容

本發明的目的在于提供一種抗單粒子燒毀的VDMOS器件及其制作方法，該VDMOS在源漏區域中間斷開多晶硅條，在斷開的結型場效應電阻處注入一定的P型離子，從而形成一種具有新型結構的耗盡區。這種新型結構在一定程度上加大了耗盡區的寬度，降低基區的電阻，降低了其雪崩擊穿的靈敏度，從而達到抗單粒子燒毀的目的，提高了該器件的性能。

為了實現上述目的，本發明所采用的技術方案如下：

一種抗單粒子燒毀的VDMOS器件的制作方法，該方法是通過改變VDMOS器件的柵下耗盡區結構，即在所述柵下耗盡區通過離子注入工藝摻入P型離子，從而獲得抗單粒子燒毀的VDMOS器件。該方法具體包括如下步驟：

(1)在外延片上定義有源區之后，在其上依次生長柵氧化層和多晶硅層，再通過光刻和腐蝕的方法刻出柵極形狀，同時確定P阱區形狀；

(2)在P阱區采取自對準離子注入工藝注入P型離子，然后通過熱推進工藝形成P體區；

(3)在P體區通過光刻腐蝕的方法刻出NSD區域，通過離子注入摻入N型離子，進行退火后形成N+源區；

(4)在柵氧化層上方的多晶硅層上，通過光刻腐蝕的方法刻出所需長度的頸區，然后在該區域通過離子注入工藝摻入P型離子；

(5)在柵區淀積一層介質層，通過光刻和腐蝕的方法在介質層上刻出接觸孔，再在接觸孔內淀積一層金屬層，通過光刻腐蝕刻出連線形貌。

步驟(1)中，在所述有源區生長柵氧化層時，采用干氧的方法生長，生長的柵氧化層為厚度的SiO₂層；在柵氧化層上生長多晶硅層之后，刻蝕出的柵長為8μm。

步驟(2)中，在形成所述P體區時，采用離子注入的方法進行P型摻雜，摻雜的離子類型為B⁺離子，摻雜的濃度為6E13/cm²。