[發明專利]一種半導體制造系統和制造方法

在審

• 申請號: 201611150380.2
• 申請日: 2016-12-14
• 公開（公告）號: CN107665830A
• 公開（公告）日: 2018-02-06
• 發明（設計）人: 何晟銘;林博舜;文卡塔·斯里帕斯·薩散卡·普拉塔帕;王怡茹
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L21/67
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明實施例涉及一種半導體制造系統和制造方法。

背景技術

半導體集成電路(IC)產業已經經歷了快速發展。IC材料和設計中的技術進步已經產生了一代又一代IC，其中，每一代IC都具有比上一代IC更小和更復雜的電路。然而，這些進步增大了處理和制造IC的復雜程度，并且為了實現這些進步，需要IC處理和制造中的類似發展。在集成電路演化過程中，功能密度(即，每個芯片面積上互連器件的數量)普遍增大，而幾何尺寸(即，可以使用制造工藝產生的最小組件(或線))已經減小。

不斷縮小的幾何尺寸給半導體制造帶來了挑戰。例如，隨著半導體器件的尺寸變得越來越小，晶圓翹曲(例如，晶圓的彎曲或翹曲)可導致諸如通孔致金屬橋接(VIMB)的一些缺陷，特別是對于在晶圓的邊緣區域處或靠近晶圓的邊緣區域的管芯。這些缺陷是很難通過傳統的半導體制造方法和系統檢測和/或校正。因此，產量可能會較低，和/或可能會辜負客戶的信任。

因此，雖然現有的制造半導體器件的方法和系統通常已經能夠滿足它們的預期目的，但是這些方法不能在所有方面都完全令人滿意。

發明內容

根據本發明的一些實施例，提供了一種制造半導體的方法，包括：通過用電子束掃描晶圓的部分來獲取所述晶圓的部分的圖像，所述晶圓的部分包括金屬線和設置在所述金屬線之上的貫通孔，其中，所述貫通孔暴露所述金屬線的與所述貫通孔垂直對準的部分，并且其中，所述貫通孔的第一部分和所述貫通孔的第二部分都不與所述金屬線垂直對準并且設置在所述金屬線的相對兩側上；處理獲取的所述圖像，以增強所述貫通孔的第一部分和第二部分與它們周圍的區域之間的對比度；測量所述貫通孔的第一部分的第一尺寸并且測量所述貫通孔的第二部分的第二尺寸，其中，在第一方向上測量所述第一尺寸和所述第二尺寸，所述第一方向不同于所述金屬線延伸的第二方向；以及基于所述第一尺寸和所述第二尺寸確定所述貫通孔和所述金屬線之間的覆蓋。

根據本發明的另一些實施例，還提供了一種半導體制造的方法，包括：接收掃描電子顯微鏡(SEM)圖像，所述SEM圖像包括未填充的貫通孔和位于所述貫通孔下面且被所述未填充的貫通孔暴露的金屬線的一部分的頂視圖；對所述SEM圖像實施圖像處理以獲得所述貫通孔的第一瓣和第二瓣，在所述頂視圖中，所述第一瓣和所述第二瓣設置在所述金屬線的相對兩側上；以及基于所述第一瓣和所述第二瓣，評估所述貫通孔和所述金屬線之間的覆蓋。

根據本發明的又一些實施例，還提供給了一種半導體制造系統，包括：半導體制造工具，配置為通過用電子束掃描晶圓的部分來獲取所述晶圓的部分的圖像，所述晶圓的部分包括金屬線和設置在所述金屬線之上的貫通孔，其中，所述貫通孔暴露所述金屬線的與所述貫通孔垂直對準的部分，并且其中，所述貫通孔的第一部分和所述貫通孔的第二部分不與所述金屬線垂直對準并且設置在所述金屬線的相對兩側上；以及一個或多個硬件處理器，配置為執行指令以實施操作，所述操作包括：處理獲取的所述圖像以增強所述貫通孔的第一部分和第二部分與它們周圍的區域之間的對比度；測量所述貫通孔的第一部分的第一尺寸和所述貫通孔的第二部分的第二尺寸，其中，在與所述金屬線延伸的第二方向不同的第一方向上測量所述第一尺寸和所述第二尺寸；和基于所述第一尺寸和所述第二尺寸確定所述貫通孔和所述金屬線之間的覆蓋。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發明的各個方面。應該注意，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1A是根據本發明的各個實施例的晶圓的頂視圖。

圖1B是根據本發明的各個實施例的晶圓的一部分的截面圖。

圖2A和圖2B示出根據本發明的各個實施例的電子顯微圖像，電子顯微圖像示出了晶圓的相應部分的頂視圖。

圖3是根據本發明的各個實施例的晶圓的一部分的圖解頂視圖。

圖4A至圖4B各自包括根據本發明的各個實施例的示出圖2A至圖2B的電子顯微圖像的灰度等級分布的圖。

圖5是根據本發明的各個實施例的在已經經歷圖像處理后的晶圓的一部分的頂視圖。

圖6是根據本發明的各個實施例示出測量值的圖表，該測量值可以基于圖5的處理圖像來完成以確定覆蓋。

圖7是可根據本發明的各個實施例制造的示例性半導體器件的透視圖。

圖8是示出根據本發明的實施例制造半導體器件的方法的流程圖。