[發明專利]FC鏈路彈性緩沖區電路

有效

• 申請號: 201611139615.8
• 申請日: 2016-12-12
• 公開（公告）號: CN108462655B
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 李攀;楊海波;王玉歡;霍衛濤;蔡葉芳
• 申請（專利權）人: 中國航空工業集團公司西安航空計算技術研究所
• 主分類號: H04L12/879
• 分類號: H04L12/879;H04L12/931
• 代理公司: 中國航空專利中心 11008
• 代理人: 杜永保

本發明提供一種FC鏈路彈性緩沖區電路，包括：寫數據接口(1)、IDLE檢測電路(2)、寫指針控制電路(3)、格雷碼轉換電口(4)、IDLE標志存儲器電路(5)、數據存儲器電路(6)、讀寫指針比較電路(7)、當前數據是IDLE檢測電路(8)、下一個數據是IDLE檢測電路(9)、讀指針加3電路(10)、讀指針控制電路(11)、讀數據接口(12)。本發明通過硬件電路自動檢測FC鏈路接收數據緩沖區空、滿狀態，管理FC端口接收端數據的連續寫入和彈性讀出操作，校正接收緩沖區讀、寫時鐘之間的時鐘頻率累積偏差，完成發送、接收端口數據傳輸速率精確匹配，防止接收緩沖區上溢和下溢引起的數據損壞，保證接收數據的完整性，實現FC鏈路數據高速、高可靠傳輸。

技術領域

本發明屬于計算機技術領域，尤其設計一種FC鏈路彈性緩沖區電路。

背景技術

隨著FC技術發展和應用的日趨成熟，使得以FC網絡作為機載環境中的主干網絡成為可能。FC網絡搭建過程中大量使用到FC節點機、FC交換機等設備，雖然所有通信設備必須工作在同一頻率，但是由于時鐘相位的差異，以及晶振生產制造過程中工藝的因素，兩個時鐘頻率被允許有一定的誤差。

FC網絡協議規定的時鐘的誤差為±100×10^-6，即在每一百萬和理想的時鐘周期的時間范圍內允許±100個時鐘周期的偏差。最壞情況下，兩個不同的晶振可能存在的最大誤差為200×10^-6，累積10^-6/200＝5000個時鐘周期會產生一個時鐘周期的偏移。

對于高速傳輸的連續的數據流，用于緩存接收數據的緩沖區，數據的寫時鐘來源于從接收數據中恢復出的發送端時鐘，讀時鐘來源于接收端本地晶振產生的時鐘，如果不能正確處理寫時鐘和讀時鐘之間的累積時鐘周期偏移，將會導致數據接收緩沖區的溢出，損壞接收到的數據或者產生數據丟失，嚴重影響系統通信的功能和性能。

發明內容

發明目的：本發明的目的是提供一種FC鏈路彈性緩沖區電路，通過對緩沖區的寫操作和讀操作進行控制，校正數據接收端緩沖區寫時鐘和讀時鐘的頻率累積差異，解決FC端口設計過程中由于頻率累積偏差而導致的數據損壞或者丟失。

技術方案：本發明提供一種FC鏈路彈性緩沖區電路，包括寫數據接口1、IDLE檢測電路2、寫指針控制電路3、第一格雷碼轉換電路4-1、第一格雷碼轉換電路4-2、第一格雷碼轉換電路4-3、IDLE標志存儲器電路5、數據存儲器電路6、讀寫指針比較電路7、當前數據是IDLE檢測電路8、下一個數據是IDLE檢測電路9、讀指針加3電路10、讀指針控制電路11、讀數據接口12，

其中寫數據接口1、IDLE檢測電路2、寫指針控制電路3、第一格雷碼轉換電路4-1、IDLE標志存儲器電路5、數據存儲器電路6，完成寫時鐘域下，寫數據接口1輸入數據到IDLE標志存儲器電路5和數據存儲器電路6的寫入操作；

第二格雷碼轉換電路4-2、第三格雷碼轉換電路4-3、IDLE標志存儲器電路5、數據存儲器電路6、讀寫指針比較電路7、當前數據是IDLE檢測電路8、下一個數據是IDLE檢測電路9、讀指針加3電路10、讀指針控制電路11以及讀數據接口12，完成讀時鐘域下，有效數據從讀數據接口12輸出操作，通過僅在讀時鐘域對讀數據指針進行控制，實現接收端口數據緩沖的彈性控制，防止緩沖區的上溢和下溢造成的數據丟失。

所述寫數據接口1輸出寫數據信號d_in到IDLE檢測電路2；寫數據接口1輸出寫時鐘信號w_clk、寫時鐘域的復位信號w_rst以及寫使能信號w_en到寫指針控制電路3，控制寫指針wprtb的變化；寫數據接口1輸出寫時鐘信號w_clk、寫時鐘域的復位信號w_rst以及寫數據信號d_in數據存儲器電路6；

所述IDLE檢測電路2將檢測到的IDLE標志位輸出到IDLE標志存儲器電路5；

所述寫指針控制電路3輸出寫指針wprtb到第一格雷碼轉換電路4-1；