[發明專利]在存儲模塊中具有存儲區塊交錯操作的半導體存儲設備

有效

• 申請號: 201611131046.2
• 申請日: 2016-12-09
• 公開（公告）號: CN107015916B
• 公開（公告）日: 2021-06-15
• 發明（設計）人: 權五星;金晉賢;宋元亨;崔志顯
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F12/02
• 分類號: G06F12/02;G11C11/408
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

半導體存儲設備包含半導體存儲設備中的第一存儲區和半導體存儲設備中的第二存儲區。基于使用選擇信號，獨立于第一存儲區訪問第二存儲區。第一存儲區和第二存儲區共享命令和地址線，并且基于使用選擇信號執行存儲區塊交錯操作。

相關申請的交叉引用

本專利申請要求2015年12月9日提交的韓國專利申請No.10-2015-0175237的優先權，通過引用整體合并該韓國專利申請公開。

技術領域

在此描述的本發明原理的示例性實施例涉及半導體存儲設備，并且更具體地說，涉及在存儲模塊中執行存儲區塊(rank)交錯操作的半導體存儲設備。

背景技術

可以將半導體存儲設備安裝在存儲模塊上，以在存儲系統中使用。通過傳輸信號的傳輸線，半導體存儲設備可以連接到存儲控制器。信號可以指數據、地址和命令。隨著半導體制造方法的改善，半導體存儲設備的儲存容量得到提高。雙倍數據速率4(DDR4)動態隨機存取存儲器(DRAM)是一種可以用于雙列直插式存儲模塊(DIMM)中的存儲器。DDR4DRAM的存儲容量接近16Gb(吉比特)。

發明內容

根據本發明原理的示例性實施例，半導體存儲設備包含半導體存儲設備中的第一存儲區和半導體存儲設備中的第二存儲區。基于使用選擇信號，獨立于第一存儲區訪問第二存儲區。第一存儲區和第二存儲區共享命令和地址線，并且基于使用選擇信號執行存儲區塊交錯操作。

根據本發明原理的示例性實施例，半導體存儲設備包含半導體存儲設備中的第一存儲區和半導體存儲設備中的第二存儲區。第一存儲區和第二存儲區選擇性地作為兩個不同半導體芯片運行。第一存儲區和第二存儲區接收相同命令和地址信號。第一存儲區接收第一芯片選擇信號、第一時鐘使能信號和第一終接(termination)控制信號。第二存儲區接收第二芯片選擇信號、第二時鐘使能信號和第二終接控制信號。第一芯片選擇信號與第二芯片選擇信號不同，第一時鐘使能信號與第二時鐘使能信號不同，并且第一終接控制信號與第二終接控制信號不同。基于使用選擇信號，第一存儲區和第二存儲區屬于并且在相同存儲區塊或者在不同存儲區塊中操作。

根據本發明原理的示例性實施例，一種存儲模塊包含：基底；以及多個半導體存儲設備，該多個半導體存儲設備安裝于基底上。在基底的一側或者對置側上，半導體存儲設備互相分離。每個半導體存儲設備包含：第一存儲體組和第二存儲體組。該第一存儲體組由半導體存儲設備的第一部形成，并且第二存儲體組由半導體存儲設備的第二部形成。第一部不同于第二部，并且基于使用選擇信號，互相獨立地訪問第一存儲體組和第二存儲體組。第一存儲體組和第二存儲體組共享命令和地址線，并且基于使用選擇信號執行存儲區塊交錯操作。

根據本發明原理的示例性實施例，一種數據處理系統包含：存儲控制器；存儲模塊和安裝于存儲模塊上的半導體存儲設備。半導體存儲設備包含第一存儲區和第二存儲區。數據處理系統還包含第一線，該第一線將存儲控制器連接到存儲模塊。通過第一線，將命令和地址信號從存儲控制器發送到第一存儲區和第二存儲區。數據處理系統還包含第二線，該第二線將存儲控制器連接到存儲模塊。通過第二線，將第一芯片選擇信號、第一時鐘使能信號和第一終接控制信號從存儲控制器發送到第一存儲區。數據處理系統還包含第三線，該第三線將存儲控制器連接到存儲模塊。通過第三線，將第二芯片選擇信號、第二時鐘使能信號和第二終接控制信號從存儲控制器發送到第二存儲區。第一芯片選擇信號不同于第二芯片選擇信號，第一時鐘使能信號不同于第二時鐘使能信號，并且第一終接控制信號不同于第二終接控制信號。基于使用選擇信號，獨立于第一存儲區訪問第二存儲區。

附圖說明

通過參考附圖詳細描述本發明原理的示例性實施例，本發明原理的上述以及其他特征顯而易見，其中：

圖1是根據本發明原理的示例性實施例，包含存儲模塊的數據處理系統的方框圖。

圖2是示出根據本發明原理的示例性實施例，圖1所示半導體存儲設備的存儲容量的變型的圖。