[發明專利]一種降低Soc系統單拍峰值功耗的方法及裝置

在審

• 申請號: 201611124590.4
• 申請日: 2016-12-08
• 公開（公告）號: CN106774799A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 張良臣;周玉潔;王大永
• 申請（專利權）人: 上海愛信諾航芯電子科技有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32;G06F1/04
• 代理公司: 上海漢聲知識產權代理有限公司31236
• 代理人: 胡晶

技術領域

本發明屬于集成電路領域，尤其是涉及一種降低Soc系統單拍峰值功耗的方法及裝置。

背景技術

集成度和時鐘頻率的大幅度提高，這二方面的同時發展導致集成電路的功耗越來越大，使得集成電路的功耗問題日益突出。系統的設計與普通集成電路不同，不是使用晶體管來搭建，而是使用來搭建系統。集成密度的提高也使系統集成的數以摩爾定律的速度增加，帶來的不僅僅是復雜度的提高，更是功耗的增加和功耗密度的飛漲。

在Soc系統中，Cpu和Rom的訪問率大約占系統整體訪問率的80％～99％，這兩部分所消耗的功耗，也是系統功耗的主要組成部分。對于Cpu和Rom在同一個時鐘沿工作時，由于Cpu和Rom內部電路在同一個時鐘沿翻轉，很容易在當前時鐘沿產生單拍的峰值功耗。

發明內容

本發明的目的就是為了克服上述現有技術存在的缺陷而提供一種降低Soc系統單拍峰值功耗的方法，同時還提供一種降低Soc系統單拍峰值功耗的裝置。

本發明的目的可以通過以下技術方案來實現：一種降低Soc系統單拍峰值功耗的方法，包括以下步驟：

S1、判斷時鐘分頻器的分頻是否為1，如果是，則執行步驟S2，否則，執行步驟S3；

S2、將所述時鐘分頻器的輸出時鐘作為CPU和ROM的工作時鐘；

S3、將所述時鐘分頻器的輸出時鐘反相，使得CPU和ROM工作在不同的時鐘沿，同時不會影響SOC系統的工作效率和時序路徑。

所述步驟S3具體為：將所述時鐘分頻器的輸出時鐘作為CPU的工作時鐘，將所述時鐘分頻器的輸出時鐘反相后作為ROM的工作時鐘。

所述步驟S3具體為：將所述時鐘分頻器的輸出時鐘作為ROM的工作時鐘，將所述時鐘分頻器的輸出時鐘反相后作為CPU的工作時鐘。

基于同一構思，本發明還提供一種降低Soc系統單拍峰值功耗的裝置，所述Soc系統包括時鐘分頻器、CPU以及ROM，所述時鐘分頻器的輸出端連接CPU，該裝置包括：

反相器，所述反相器的輸入端與所述時鐘分頻器的輸出端連接，用于將所述時鐘分頻器的輸出時鐘反相，

選擇器，所述選擇器至少包括兩個輸入端，兩個所述輸入端分別連接所述反相器的輸出端和所述時鐘分頻器的輸出端，所述選擇器的輸出端連接ROM，選擇器為二選一數據選擇器或四選一數據選擇器，

當所述時鐘分頻器的分頻信號不為1時，所述選擇器接通所述反相器，當所述時鐘分頻器的分頻信號為1時，所述選擇器接通所述時鐘分頻器。

基于同一構思，本發明還提供一種降低Soc系統單拍峰值功耗的裝置，所述Soc系統包括時鐘分頻器、CPU以及ROM，所述時鐘分頻器的輸出端連接ROM，該裝置包括：

反相器，所述反相器的輸入端與所述時鐘分頻器的輸出端連接，用于將所述時鐘分頻器的輸出時鐘反相，

選擇器，所述選擇器至少包括兩個輸入端，兩個所述輸入端分別連接所述反相器的輸出端和所述時鐘分頻器的輸出端，所述選擇器的輸出端連接CPU，選擇器為二選一數據選擇器或四選一數據選擇器，

當所述時鐘分頻器的分頻信號不為1時，所述選擇器接通所述反相器，當所述時鐘分頻器的分頻信號為1時，所述選擇器接通所述時鐘分頻器。

與現有技術相比，本發明在系統中的Cpu處于分頻狀態時，通過將Rom的工作時鐘與Cpu的工作時鐘交叉錯峰，使Rom和Cpu工作在不同的時鐘沿，能降低30％～40％的系統單拍峰值功耗，同時又不影響系統的工作效率和時序路徑。

附圖說明

圖1是時鐘分頻器、反相器與選擇器之間的連接關系示意圖；

圖2是本發明中時鐘相位關系圖；

圖3是本時鐘分頻器、反相器與選擇器之間的連接關系示意圖。

具體實施方式

下面對本發明的實施例作詳細說明，本實施例在以本發明技術方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本發明的保護范圍不限于下述的實施例。

本發明提供的一種降低Soc系統單拍峰值功耗的方法，包括以下步驟：

S1、判斷時鐘分頻器的分頻是否為1，如果是，則執行步驟S2，否則，執行步驟S3；

S2、將時鐘分頻器的輸出時鐘作為CPU和ROM的工作時鐘；

S3、將時鐘分頻器的輸出時鐘反相，使得CPU和ROM工作在不同的時鐘沿，同時不會影響SOC系統的工作效率和時序路徑。