[發(fā)明專利]一種低功耗低溫漂CMOS亞閾值基準(zhǔn)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201611119479.6
• 申請(qǐng)日: 2016-12-08
• 公開(kāi)（公告）號(hào): CN106527572B
• 公開(kāi)（公告）日: 2018-01-09
• 發(fā)明（設(shè)計(jì)）人: 周澤坤;汪堯;曹建文;余洪名;王韻坤;王安琪;王卓;張波
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): G05F3/26
• 分類號(hào): G05F3/26
• 代理公司: 成都點(diǎn)睛專利代理事務(wù)所(普通合伙)51232
• 代理人: 葛啟函

技術(shù)領(lǐng)域

本發(fā)明屬于電源管理技術(shù)領(lǐng)域，具體涉及一種基于亞閾值MOSFET的超低功耗基準(zhǔn)產(chǎn)生電路的設(shè)計(jì)。

背景技術(shù)

在模擬集成電路或混合信號(hào)設(shè)計(jì)領(lǐng)域，基準(zhǔn)電壓源是非常重要且常用的模塊，應(yīng)用在模擬與數(shù)字轉(zhuǎn)換器、功率轉(zhuǎn)換器、功率放大器等電路中，它的作用是為系統(tǒng)提供一個(gè)不隨溫度及供電電壓變化的電壓基準(zhǔn)。電源電壓的持續(xù)下降，低壓低功耗、低溫度系數(shù)、高電源抑制比的基準(zhǔn)源設(shè)計(jì)變得十分關(guān)鍵。目前采用低電壓供電，并具有較低功耗的電壓基準(zhǔn)電路有著特殊而重要的意義。移動(dòng)電子設(shè)備的逐漸增多，要求模擬集成電路的電源電壓能夠降至1V左右，功耗在uW量級(jí)上。低溫度系數(shù)、低功耗的基準(zhǔn)源(Reference)設(shè)計(jì)是十分關(guān)鍵的，是未來(lái)的發(fā)展方向。

與帶隙基準(zhǔn)一樣，產(chǎn)生最終的輸出基準(zhǔn)電壓需要兩部分電壓，具有正溫系數(shù)的電壓以及具有負(fù)溫系數(shù)的電壓，進(jìn)行一定的比例疊加之后產(chǎn)生近似零溫的輸出基準(zhǔn)電壓，與帶隙不同的是正溫由ΔV_BE變?yōu)榱甩_GS，而負(fù)溫電壓通常利用NMOS管的閾值電壓V_THN產(chǎn)生。基于亞閾值CMOS的基準(zhǔn)源電路實(shí)現(xiàn)框圖如圖1所示，通常由5部分組成，偏置電路部分為整個(gè)電路提供電流，通常為亞閾值電流；啟動(dòng)電路解決電路零狀態(tài)問(wèn)題；ΔV_GS產(chǎn)生電路利用亞閾值MOSFET的漏源電流特性產(chǎn)生正溫系數(shù)電壓；V_CTAT產(chǎn)生電路，產(chǎn)生負(fù)溫系數(shù)電壓；最后將上述的正負(fù)溫系數(shù)電壓以一定的比例疊加得到最后的基準(zhǔn)電壓。

ΔV_GS產(chǎn)生電路的原理為如下：

亞閾值MOSFET的漏源電流具有如下形式：

其中μ是遷移率，C_ox是單位面積柵氧化電容，m是柵極和溝道表面耦合因數(shù)的倒數(shù)，V_T為熱電壓，W和L分別是MOSFET的寬和長(zhǎng)，V_TH為MOSFET的閾值電壓。當(dāng)MOSFET漏源之間的電壓V_DS大于0.1V時(shí)可以將最后一部分近似成為1，則此時(shí)亞閾值區(qū)MOSFET的漏源電流表達(dá)式為指數(shù)關(guān)系，如下:

通過(guò)上式可以推斷，漏源電流成比例關(guān)系的兩個(gè)亞閾值區(qū)MOSFET的柵源電壓V_GS之差就能得到與熱電壓V_T相關(guān)的線性表達(dá)式，即PTAT電壓。

但是傳統(tǒng)意義上認(rèn)為兩個(gè)漏源電流成比例的亞閾值MOSFET的ΔV_GS為線性的正溫系數(shù)電壓，該電壓的表達(dá)式如下：

ΔV_GS＝mV_T lnN (3)

N為兩個(gè)亞閾值MOSFET的電流值比，V_T為熱電壓，m為柵極和溝道表面耦合因數(shù)的倒數(shù)。實(shí)際上m在溫度變化的過(guò)程中并不是維持恒定的，m在高溫下呈現(xiàn)正溫特性，特別是在85℃以上的溫度范圍。傳統(tǒng)意義的亞閾值基準(zhǔn)電路忽略m的變化，導(dǎo)致其溫度特性并沒(méi)有得到優(yōu)化，或者換言之傳統(tǒng)意義上的亞閾值基準(zhǔn)源的應(yīng)用溫度范圍較窄。另一方面現(xiàn)階段亞閾值基準(zhǔn)源的功耗一般在μW量級(jí)，相對(duì)于nW甚至是pW量級(jí)還存在較大的優(yōu)化空間。

發(fā)明內(nèi)容

為了解決現(xiàn)有的基于亞閾值MOSFET產(chǎn)生的低功耗基準(zhǔn)源的在溫度特性以及μW量級(jí)功耗方面的不足之處，本發(fā)明提出了一種低功耗低溫漂CMOS亞閾值基準(zhǔn)電路，實(shí)現(xiàn)了-40℃～100℃溫度范圍內(nèi)達(dá)到近似零溫的特性以及功耗實(shí)現(xiàn)nW量級(jí)的自偏置超低功耗亞閾值基準(zhǔn)源。

本發(fā)明的技術(shù)方案是：

一種低功耗低溫漂CMOS亞閾值基準(zhǔn)電路，包括：?jiǎn)?dòng)電路、自偏置V_PTAT產(chǎn)生電路、平方律電流產(chǎn)生電路和基準(zhǔn)電壓輸出電路，所述啟動(dòng)電路的輸出端連接所述自偏置V_PTAT產(chǎn)生電路的輸入端，其特征在于：所述平方律電流產(chǎn)生電路接在自偏置V_PTAT產(chǎn)生電路和基準(zhǔn)電壓輸出電路之間，利用自偏置V_PTAT產(chǎn)生電路產(chǎn)生的正溫系數(shù)電壓即PTAT電壓V_PTAT產(chǎn)生平方律電流，再將平方律電流引入基準(zhǔn)電壓輸出電路得到基準(zhǔn)電壓VREF。