[發明專利]一種低功耗低溫漂CMOS亞閾值基準電路

有效

• 申請號: 201611119479.6
• 申請日: 2016-12-08
• 公開（公告）號: CN106527572B
• 公開（公告）日: 2018-01-09
• 發明（設計）人: 周澤坤;汪堯;曹建文;余洪名;王韻坤;王安琪;王卓;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 成都點睛專利代理事務所(普通合伙)51232
• 代理人: 葛啟函

1.一種低功耗低溫漂CMOS亞閾值基準電路，包括：啟動電路、自偏置V_PTAT產生電路、平方律電流產生電路和基準電壓輸出電路，所述啟動電路的輸出端連接所述自偏置V_PTAT產生電路的輸入端，其特征在于：所述平方律電流產生電路接在自偏置V_PTAT產生電路和基準電壓輸出電路之間，利用自偏置V_PTAT產生電路產生的正溫系數電壓即PTAT電壓(V_PTAT)產生平方律電流，再將平方律電流引入基準電壓輸出電路得到基準電壓(VREF)；

所述自偏置V_PTAT產生電路包括第三PMOS管(M_P3)、第四PMOS管(M_P4)、第四NMOS管(M_N4)、第五NMOS管(M_N5)和第六NMOS管(M_N6)，第三PMOS管(M_P3)的柵極和漏極互連作為自偏置V_PTAT產生電路的輸入端；第三PMOS管(M_P3)和第四PMOS管(M_P4)形成基本電流鏡連接關系，第三PMOS管(M_P3)和第四PMOS管(M_P4)柵極相連，其源極都接電源電壓(VCC)；第四NMOS管(M_N4)的漏極接第三PMOS管(M_P3)的漏極，其柵極接第五NMOS管(M_N5)的柵極、第六NMOS管(M_N6)的柵極和漏極以及第四PMOS管(M_P4)的漏極，第四NMOS管(M_N4)和第五NMOS管(M_N5)的源極接地，第五NMOS管(M_N5)和第六NMOS管(M_N6)的襯底短接并接地；第五NMOS管(M_N5)漏極和第六NMOS管(M_N6)的源極相連，其連接點作為自偏置V_PTAT產生電路的輸出端；

所述平方律電流產生電路包括第五PMOS管(M_P5)和第七NMOS管(M_N7)，第五PMOS管(M_P5)和第七NMOS管(M_N7)的漏極相連作為平方律電流產生電路的輸入端連接所述自偏置V_PTAT產生電路的輸出端，第五PMOS管(M_P5)的源極接電源電壓(VCC)，第七NMOS管(M_N7)的源極接地。

2.根據權利要求1所述的一種低功耗低溫漂CMOS亞閾值基準電路，其特征在于，所述啟動電路包括第一NMOS管(M_N1)、第二NMOS管(M_N2)、第三NMOS管(M_N3)、第一PMOS管(M_P1)和第二PMOS管(M_P2)，第一NMOS管(M_N1)作為啟動電容使用，其源極和漏極接地，其柵極接第一PMOS管(M_P1)的漏極；第一PMOS管(M_P1)作為啟動開關管，其柵極接地，其源極接電源電壓(VCC)；第二NMOS管(M_N2)和第二PMOS管(M_P2)為基本反相器形式連接，第二NMOS管(M_N2)和第二PMOS管(M_P2)的柵極短接并連接第一PMOS管(M_P1)的漏極，第二NMOS管(M_N2)和第二PMOS管(M_P2)的漏極短接并連接第三NMOS管(M_N3)的柵極，第二NMOS管(M_N2)的源極接地，第二PMOS管(M_P2)的源極接電源電壓(VCC)；第三NMOS管(M_N3)的源極接地，其漏極作為啟動電路的輸出端。

3.根據權利要求1所述的一種低功耗低溫漂CMOS亞閾值基準電路，其特征在于，所述基準電壓輸出電路包括第六PMOS管(M_P6)和第八NMOS管(M_N8)，第六PMOS管(M_P6)的柵極與所述平方律電流產生電路中的第五PMOS管(M_P5)的柵極相連并連接所述自偏置VPTAT產生電路中第四PMOS管(M_P4)的柵極，第八NMOS管(M_N8)的柵極和漏極短接并連接所述平方律電流產生電路中第七NMOS管(M_N7)的柵極，第六PMOS管(M_P6)的源極接電源電壓(VCC)，第八NMOS管(M_N8)的源極接地，第六PMOS管(M_P6)和第八NMOS管(M_N8)的漏極相連，其連接節點作為基準電壓輸出電路的輸出端輸出基準電壓(VREF)。