[發明專利]橫向雙擴散晶體管及其漂移區的制造方法

在審

• 申請號: 201611116671.X
• 申請日: 2016-12-07
• 公開（公告）號: CN106653855A
• 公開（公告）日: 2017-05-10
• 發明（設計）人: 韓廣濤;陸陽;周遜偉
• 申請（專利權）人: 杰華特微電子(杭州)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及電子器件技術領域，具體涉及一種橫向雙擴散晶體管及其漂移區的制造方法。

背景技術

橫向雙擴散晶體管(LDMOS)是一種短溝道的橫向導電的MOSFET，通過兩次擴散制作而成的器件。隨著橫向雙擴散晶體管(LDMOS)在集成電路中的廣泛應用，對于LDMOS的性能要求也越來越高。為了獲得較高的關斷擊穿電壓(off-BV)和較低的導通阻抗(Rdson)，經常會將漂移區(drift)做成線性梯度摻雜。

如圖1所示，為現有技術的NLDMOS，其線性梯度漂移區是通過Ndrift1和Ndrift2兩次光刻和注入實現。以上現有技術的工藝步驟如圖2、3和4所示，先在硅表面淀積一層氧化層，然后分別通過Ndrift1和Ndrift2兩次光刻和兩次注入形成。

在上述現有技術當中，由于漂移區的線性摻雜一般是通過兩次，甚至多次光刻和注入實現的，因此增加了工藝流程，極大地增加了工藝成本。

發明內容

為了提供一種滿足較高關斷擊穿電壓和較低導通阻抗，且工藝流程少的橫向雙擴散晶體管及其漂移區的制造方法，用以解決現有技術存在的工藝成本高的問題，以降低工藝成本，本發明中提供了一種橫向雙擴散晶體管漂移區的制造方法。

本發明的技術解決方案是，提供一種以下步驟的橫向雙擴散晶體管漂移區的制造方法，包括以下步驟：

在襯底表面依次至少淀積第一介質層和第二介質層，形成掩膜層；

通過涂覆膠層曝光打開漂移區的中間位置，利用膠層作為阻擋，對第二介質層進行各向異性刻蝕，并進行第一次漂移區的注入，形成第一摻雜區；

利用涂覆在最后介質層上的膠層作為阻擋，對第二介質層進行各向同性刻蝕；

去除膠層，利用第二介質層進行阻擋，再進行第二次漂移區的注入，形成第二摻雜區；

其中，所述第一摻雜區和第二摻雜區的類型相同，二者共同組成線性梯度摻雜的漂移區。

可選地，所述的第一介質層為氧化層，所述第二介質層為氮化硅層。

可選地，所述的第一介質層的厚度為50～1000埃，所述的第二介質層的厚度為50～3000埃。

本發明的另一技術解決方案是，提供一種以下步驟的橫向雙擴散晶體管的制造方法，包括以下步驟：

在襯底表面依次至少淀積第一介質層、第二介質層和第三介質層，形成掩膜層；

通過涂覆膠層曝光打開漂移區的中間位置，利用膠層作為阻擋，對第二介質層和第三介質層進行各向異性刻蝕，并進行第一次漂移區的注入，形成第一摻雜區；

去掉膠層，并進行第一次退火；利用第三介質層的阻擋，對第二介質層進行各向同性刻蝕；

去除第三介質層，利用第二介質層進行阻擋，再進行第二次漂移區的注入，形成第二摻雜區；

其中，所述第一摻雜區和第二摻雜區的類型相同，二者共同組成線性梯度摻雜的漂移區。

可選地，所述的第一介質層為氧化層，所述第二介質層為氮化硅層，所述的第三介質層也為氧化層。

可選地，所述的第一介質層的厚度為50～1000埃，所述的第二介質層的厚度為50～3000埃，所述的第三介質層的厚度為50～3000埃。

本發明的又一技術解決方案是，提供一種以下步驟的橫向雙擴散晶體管的制造方法，包括以下步驟：

在襯底表面依次至少淀積第一介質層和第二介質層，形成掩膜層；

通過涂覆膠層曝光打開漂移區的中間位置，利用膠層作為阻擋，對第二介質層進行各向異性刻蝕，并進行第一次漂移區的注入，形成第一摻雜區；

利用涂覆在最后介質層上的膠層作為阻擋，對第二介質層進行各向同性刻蝕；

去除膠層，利用第二介質層進行阻擋，再進行第二次漂移區的注入，形成第二摻雜區；

其中，所述第一摻雜區和第二摻雜區的類型相反，第一摻雜區與襯底層的摻雜類型相同。

可選地，所述橫向雙擴散晶體管的漏端引出處設置有與第二摻雜類型相同的阱，并將第一摻雜區切斷為左右兩部分，以實現對第二摻雜區的引出；第一摻雜區和襯底對第二摻雜區的共同耗盡作用，使第二摻雜區濃度更高，以獲得高關斷擊穿電壓和低導通阻抗。

本發明的又一技術解決方案是，提供一種以下步驟的橫向雙擴散晶體管的制造方法，包括以下步驟：

在襯底表面依次至少淀積第一介質層、第二介質層和第三介質層，形成掩膜層；

通過涂覆膠層曝光打開漂移區的中間位置，利用膠層作為阻擋，對第二介質層和第三介質層進行各向異性刻蝕，并進行第一次漂移區的注入，形成第一摻雜區；