[發明專利]半導體器件以及集成電路

有效

• 申請號: 201611115120.1
• 申請日: 2016-12-07
• 公開（公告）號: CN107039431B
• 公開（公告）日: 2022-02-01
• 發明（設計）人: 梁孟松;石城大;裵金鐘
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L27/11
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

1.一種半導體器件，包括：

提供在同一基板上的第一晶體管、第二晶體管和第三晶體管，所述第一晶體管至所述第三晶體管的每個包括彼此間隔開的源區和漏區、在所述基板上在第一方向上延伸且插置在所述源區和漏區之間的柵結構、以及將所述源區和漏區連接到彼此的溝道區，

其中所述第二晶體管的溝道區和所述第三晶體管的溝道區的每個包括多個溝道部分，所述多個溝道部分在垂直于所述基板的上表面的第二方向上彼此間隔開并分別連接到所述源區和漏區，所述第一晶體管的溝道區具有連接到所述基板的單個溝道部分，

其中所述第一晶體管至所述第三晶體管的所述柵結構分別包括第一柵電極、第二柵電極和第三柵電極，所述第二柵電極在所述第一方向上在所述第二晶體管的所述溝道區的所述多個溝道部分之間延伸，所述第三柵電極在所述第一方向上在所述第三晶體管的所述溝道區的所述多個溝道部分之間延伸，并且

其中所述第三晶體管的溝道部分在所述第一方向上的寬度大于所述第二晶體管的溝道部分在所述第一方向上的寬度。

2.根據權利要求1所述的半導體器件，其中所述第二晶體管的閾值電壓大于所述第三晶體管的閾值電壓。

3.根據權利要求2所述的半導體器件，其中所述第一晶體管的閾值電壓大于所述第二晶體管的閾值電壓。

4.根據權利要求2所述的半導體器件，其中所述第一晶體管的溝道區具有從所述基板的所述上表面突出的鰭的形狀。

5.根據權利要求2所述的半導體器件，其中所述第一晶體管的閾值電壓小于所述第三晶體管的閾值電壓。

6.根據權利要求1所述的半導體器件，其中所述第一晶體管至所述第三晶體管具有相同的導電類型。

7.根據權利要求1所述的半導體器件，其中所述第三晶體管的溝道部分在第三方向上的長度等于所述第二晶體管的溝道部分在所述第三方向上的長度，所述第三方向平行于所述基板的上表面并交叉所述第一方向。

8.根據權利要求1所述的半導體器件，其中所述第二晶體管的所述多個溝道部分具有相同的厚度。

9.根據權利要求1所述的半導體器件，其中所述第二晶體管的溝道部分的厚度等于所述第三晶體管的溝道部分的厚度。

10.根據權利要求1所述的半導體器件，其中所述第二晶體管的所述多個溝道部分的數量等于所述第三晶體管的所述多個溝道部分的數量。

11.根據權利要求1所述的半導體器件，其中所述第一柵電極至所述第三柵電極的功函數彼此相等。

12.一種半導體器件，包括：

提供在同一基板上的第一晶體管、第二晶體管和第三晶體管，所述第一晶體管至所述第三晶體管的每個包括彼此間隔開的源區和漏區、在所述基板上在第一方向上延伸并插置在所述源區和漏區之間的柵結構、以及將所述源區和漏區連接到彼此的溝道區，

其中所述第一晶體管的溝道區具有連接到所述基板的單個溝道部分并具有從所述基板的上表面突出的鰭的形狀，并且

其中所述第二晶體管的溝道區和所述第三晶體管的溝道區的每個包括多個溝道部分，所述多個溝道部分在垂直于所述基板的上表面的第二方向上彼此間隔開并分別連接到所述源區和漏區，

其中所述第一晶體管至所述第三晶體管的所述柵結構分別包括第一柵電極、第二柵電極和第三柵電極，所述第二柵電極在所述第一方向上在所述第二晶體管的所述溝道區的所述多個溝道部分之間延伸，所述第三柵電極在所述第一方向上在所述第三晶體管的所述溝道區的所述多個溝道部分之間延伸。

13.根據權利要求12所述的半導體器件，其中所述第一晶體管的閾值電壓小于所述第二晶體管的閾值電壓。