[發(fā)明專利]一種邏輯電路

有效

• 申請?zhí)枺?/td>: 201611114619.0
• 申請日: 2016-12-07
• 公開（公告）號: CN108172625B
• 公開（公告）日: 2020-09-29
• 發(fā)明（設(shè)計）人: 趙宇丹;霍雨佳;肖小陽;王營城;張?zhí)旆?/a>;金元浩;李群慶;范守善
• 申請（專利權(quán)）人: 清華大學(xué);鴻富錦精密工業(yè)（深圳）有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L29/51;H01L27/12
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明涉及一個N型的薄膜晶體管和一個P型的薄膜晶體管；所述N型薄膜晶體管和P型的薄膜晶體管均包括：一基底；一半導(dǎo)體層；一源極和一漏極；一電介質(zhì)層；所述電介質(zhì)層為包括層疊設(shè)置的第一子電介質(zhì)層和第二子電介質(zhì)層；一柵極；所述N型薄膜晶體管和P型的薄膜晶體管的柵極電連接，且所述N型薄膜晶體管和P型的薄膜晶體管的的源極或漏極電連接；其中，所述第一子電介質(zhì)層為反常遲滯材料層，且與所述柵極直接接觸；所述第二子電介質(zhì)層為正常遲滯材料層，且設(shè)置于所述第一子電介質(zhì)層與半導(dǎo)體層之間。本發(fā)明的薄膜晶體管的遲滯曲線明顯減小甚至消除；采用減小或消除遲滯曲線的薄膜晶體管制備的邏輯器件具有優(yōu)異的電學(xué)性能。

技術(shù)領(lǐng)域

本發(fā)明涉及一種薄膜晶體管，尤其涉及一種采用納米材料作為半導(dǎo)體層的薄膜晶體管。

背景技術(shù)

薄膜晶體管(Thin Film Transistor，TFT)是現(xiàn)代微電子技術(shù)中的一種關(guān)鍵性電子元件，目前已經(jīng)被廣泛的應(yīng)用于平板顯示器等領(lǐng)域。薄膜晶體管主要包括基底、柵極、電介質(zhì)層、半導(dǎo)體層、源極和漏極。

對于半導(dǎo)體型單壁碳納米管(SWCNT)或二維半導(dǎo)體材料(如MoS₂)作為半導(dǎo)體層的薄膜晶體管，由于溝道層與電介質(zhì)層間的界面態(tài)，或電介質(zhì)層中的缺陷，會束縛電荷，從而在器件的轉(zhuǎn)移特性曲線上會表現(xiàn)出遲滯曲線的特性。具體表現(xiàn)為柵極電壓V_G從負(fù)向掃至正向，和正向掃至負(fù)向的溝道層的漏電流ID曲線不重合，即在開關(guān)電流相同的情況下，閾值電壓的不同。傳統(tǒng)電介質(zhì)層通常為ALD生長、電子束蒸發(fā)、熱氧化、PECVD等方法制備的Al₂O₃層、SiO₂層、HfO₂層以及Si₃N₄層等。

發(fā)明人研究發(fā)現(xiàn)，采用磁控濺射法制備的氧化物材料作為電介質(zhì)層得到的遲滯曲線與采用傳統(tǒng)電介質(zhì)層得到的遲滯曲線方向相反。本發(fā)明定義傳統(tǒng)電介質(zhì)材料為正常遲滯材料，采用磁控濺射法制備的氧化物材料為反常遲滯材料。進(jìn)一步，發(fā)明人研究發(fā)現(xiàn)，采用正常遲滯材料和反常遲滯材料的雙層電介質(zhì)層結(jié)構(gòu)可以減小甚至消除遲滯曲線。而采用減小或消除遲滯曲線的薄膜晶體管具有一些優(yōu)異的電學(xué)性能。

發(fā)明內(nèi)容

有鑒于此，確有必要提供一種具有優(yōu)異的電學(xué)性能的邏輯電路。

一種邏輯電路，其包括一個N型的薄膜晶體管和一個P型的薄膜晶體管；所述N型薄膜晶體管和P型的薄膜晶體管均包括：一基底；一半導(dǎo)體層，所述半導(dǎo)體層設(shè)置于所述基底上，且所述半導(dǎo)體層包括多個納米半導(dǎo)體材料；一源極和一漏極，所述源極和漏極間隔設(shè)置于所述基底上，且分別與所述半導(dǎo)體層電連接；一電介質(zhì)層，所述電介質(zhì)層設(shè)置于所述半導(dǎo)體層上，且將所述半導(dǎo)體層、源極和漏極覆蓋；所述電介質(zhì)層為雙層結(jié)構(gòu)，其包括層疊設(shè)置的第一子電介質(zhì)層和第二子電介質(zhì)層；一柵極，所述柵極設(shè)置于所述電介質(zhì)層上；所述N型薄膜晶體管和P型的薄膜晶體管的柵極電連接，且所述N型薄膜晶體管和P型的薄膜晶體管的源極或漏極電連接；其中，所述第一子電介質(zhì)層為反常遲滯材料層，且與所述柵極直接接觸；所述第二子電介質(zhì)層為正常遲滯材料層，且設(shè)置于所述第一子電介質(zhì)層與半導(dǎo)體層之間。