[發明專利]集成扇出型封裝件有效
| 申請號: | 201611112499.0 | 申請日: | 2016-12-07 | 
| 公開(公告)號: | CN107887346B | 公開(公告)日: | 2022-11-15 | 
| 發明(設計)人: | 邱銘彥;張兢夫;黃信杰 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 | 
| 主分類號: | H01L23/31 | 分類號: | H01L23/31;H01L23/498 | 
| 代理公司: | 南京正聯知識產權代理有限公司 32243 | 代理人: | 顧伯興 | 
| 地址: | 中國臺灣新竹科*** | 國省代碼: | 臺灣;71 | 
| 權利要求書: | 查看更多 | 說明書: | 查看更多 | 
| 摘要: | |||
| 搜索關鍵詞: | 集成 扇出型 封裝 | ||
提供一種集成扇出型封裝件,所述集成扇出型封裝件包括管芯貼合膜、集成電路組件、絕緣包封體及重布線路結構。所述集成電路組件配置于所述管芯貼合膜上且包括多個導電端子。所述管芯貼合膜包括升高的邊緣,所述升高的邊緣朝所述集成電路組件的側壁凸起。所述絕緣包封體包覆所述升高的邊緣及所述集成電路組件。所述重布線路結構配置于所述集成電路組件及所述絕緣包封體上,且所述重布線路結構電連接至所述集成電路組件的所述導電端子。還提供一種制作集成扇出型封裝件的方法。
技術領域
本發明的實施例涉及一種集成扇出型封裝件。
背景技術
由于各種電子組件(即,晶體管、二極管、電阻器、電容器等)的集成密度的持續提高,半導體行業已經歷快速增長。在很大程度上,集成密度的此種提高來自于最小特征大小的重復減小,此使得更多較小的組件能夠集成到給定區域中。這些較小的電子組件也需要與先前的封裝件相比利用較小區域的較小的封裝件。半導體組件的某些較小類型的封裝件包括方形扁平封裝件(quad flat package,QFP)、引腳柵陣列(pin grid array,PGA) 封裝件、球柵陣列(ball grid array,BGA)封裝件等等。
當前,集成扇出型封裝件因其緊湊性而正變得日漸流行。對于未來的封裝件來說,集成扇出型封裝件所提供的提高的可布線性(routability)及可靠性(reliability)是關鍵因素。
發明內容
本發明的實施例提供一種集成扇出型封裝件,所述集成扇出型封裝件包括管芯貼合膜、集成電路組件、絕緣包封體及重布線路結構。所述集成電路組件配置于所述管芯貼合膜上且包括多個導電端子。所述管芯貼合膜包括升高的邊緣,所述升高的邊緣朝所述集成電路組件的側壁凸起。所述絕緣包封體包覆所述升高的邊緣及所述集成電路組件。所述重布線路結構配置于所述集成電路組件及所述絕緣包封體上,且所述重布線路結構電連接至所述集成電路組件的所述導電端子。
附圖說明
結合附圖閱讀以下詳細說明,會最好地理解本發明的各個方面。應注意,根據本行業中的標準慣例,各種特征并非按比例繪制。事實上,為論述清晰起見,可任意增大或減小各種特征的尺寸。
圖1至圖11說明制作根據某些實施例的集成扇出型封裝件的工藝流程。
圖12是說明根據某些實施例的疊層封裝(package-on-package,POP) 結構的剖視圖。
圖13是說明根據某些實施例的管芯貼合膜的升高的邊緣的放大剖視圖。
[符號的說明]
100:晶片
100’:薄化晶片
110、110’、110a:半導體襯底
120:導電墊
130、130a:鈍化層
132、142:接觸開口
140、140a:后鈍化層
150:導電柱或導電孔
160、160a、160a’:保護層
180、180’:管芯貼合膜
182:升高的邊緣/延伸部分
184:管芯貼合部分
200:集成電路組件
210:絕緣材料
210’:絕緣包封體
220:重布線路結構
222:層間介電層
224:重布線導電層
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611112499.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:標簽貼(秋葉原)
- 下一篇:包裝盒貼(沙子空心李果脯烏綠系列1)





