[發明專利]雙側集成扇出封裝件

有效

• 申請號: 201611107415.4
• 申請日: 2016-12-06
• 公開（公告）號: CN107039287B
• 公開（公告）日: 2021-09-24
• 發明（設計）人: 潘國龍;張緯森;郭庭豪;蔡豪益;劉重希
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種用于形成雙側封裝件的方法，包括：

在包括第一芯片和第二芯片的封裝件上方形成介電層，所述介電層具有形成在所述介電層中的貫通開口；

在所述介電層上形成再分布層(RDL)并且所述再分布層延伸至所述貫通開口內，其中，形成所述再分布層包括：

在所述第一芯片和所述第二芯片上方形成晶種層，

在所述晶種層上方形成第一圖案化掩模，以及

執行第一金屬鍍敷，以使得所述再分布層具有延伸穿過所述貫通開口的貫通部；

剝離所述第一圖案化掩模但留下所述晶種層；

在剝離所述第一圖案化掩模之后，在所述再分布層的第一部分的頂部上形成貫通孔，其中，形成所述貫通孔包括：

在所述晶種層和所述再分布層上方形成第二圖案化掩模，以及

執行第二金屬鍍敷，以使得所述貫通孔延伸穿過所述再分布層中形成的孔直至所述再分布層下面的所述晶種層；

剝離所述第二圖案化掩模以及執行蝕刻以去除所述晶種層的部分；

將橫跨所述第一芯片和所述第二芯片并且由所述貫通孔環繞的第三芯片附接至所述再分布層的第二部分；以及

將所述第三芯片和所述貫通孔包封在包封材料中，其中，所述第三芯片通過管芯附接膜和所述再分布層的第二部分直接附著于所述介電層，所述管芯附接膜與所述介電層的頂面物理接觸，所述包封材料與所述貫通孔的整個側壁、所述再分布層的所述第一部分未與所述貫通孔接觸的所述頂部、以及所述介電層的頂面物理接觸。

2.根據權利要求1所述的方法，其中，包封所述第三芯片和所述貫通孔包括模制所述包封材料。

3.根據權利要求1所述的方法，還包括平坦化所述包封材料的步驟。

4.根據權利要求1所述的方法，其中，形成所述貫通孔的步驟還包括直接在所述再分布層的所述第一部分上形成所述貫通孔。

5.根據權利要求1所述的方法，其中，形成所述再分布層的步驟包括在所述介電層的最上表面上方形成所述再分布層。

6.根據權利要求1所述的方法，其中，形成所述貫通孔的步驟包括在所述介電層的最上表面上方形成所述貫通孔。

7.根據權利要求1所述的方法，其中，形成所述貫通孔的步驟包括形成延伸穿過所述貫通孔的中心部分的孔的步驟。

8.一種用于形成雙側封裝件的方法，包括：

在包括第一芯片和第二芯片的封裝件上方形成介電層，所述介電層具有形成在所述介電層中的貫通開口；

在所述介電層上形成再分布層(RDL)，所述再分布層延伸至所述開口內，其中，形成所述再分布層包括：

在所述第一芯片和所述第二芯片上方形成晶種層，

在所述晶種層上方形成第一圖案化掩模，以及

執行第一金屬鍍敷，以使得所述再分布層具有延伸穿過所述貫通開口的貫通部；

在所述再分布層的第一部分的頂部上形成貫通孔，其中，形成所述貫通孔包括：

形成第二圖案化掩模，以及

執行第二金屬鍍敷，以使得所述貫通孔延伸穿過所述再分布層中形成的孔直至所述再分布層下面的所述晶種層；

在形成所述貫通孔之后，剝離所述第一圖案化掩模和所述第二圖案化掩模，以及執行蝕刻以去除所述晶種層的部分；

將橫跨所述第一芯片和所述第二芯片并且由所述貫通孔環繞的第三芯片附接至所述再分布層的第二部分；以及

用包封材料包封所述第三芯片和所述貫通孔，其中，所述第三芯片通過管芯附接膜和所述再分布層的所述第二部分直接附著于所述介電層，所述管芯附接膜與所述介電層的頂面物理接觸，所述包封材料與所述貫通孔的整個側壁、所述再分布層的所述第一部分未與所述貫通孔接觸的所述頂部、以及所述介電層的頂面物理接觸。

9.根據權利要求8所述的方法，還包括在所述貫通孔和所述再分布層的下面的部分中形成孔的步驟，其中，所述孔延伸完全地穿過所述貫通孔和所述再分布層的所述下面的部分。