[發明專利]非揮發性存儲器

有效

• 申請號: 201611102968.0
• 申請日: 2016-12-05
• 公開（公告）號: CN107978602B
• 公開（公告）日: 2020-07-17
• 發明（設計）人: 徐德訓
• 申請（專利權）人: 力旺電子股份有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種非揮發性存儲器，包括以下構件。浮置柵極晶體管、選擇晶體管與應力釋放晶體管設置于基底上且彼此串接。應力釋放晶體管位于浮置柵極晶體管與選擇晶體管之間。應力釋放晶體管具有由式(1)所示的應力釋放比。應力釋放比的下限值由進行編程操作時，非選定的非揮發性存儲器的應力釋放晶體管的可承受漏極側電壓所決定。應力釋放比的上限值由進行讀取操作時，選定的非揮發性存儲器的可讀取漏極電流所決定。所述非揮發性存儲器可有效地降低選擇晶體管所承受到的應力。應力釋放比＝應力釋放晶體管的通道長度/應力釋放晶體管的柵介電層厚度 (1)。

技術領域

本發明涉及一種存儲器，且特別是涉及一種非揮發性存儲器。

背景技術

當半導體進入深次微米(Deep Sub-Micron)的制作工藝時，元件的尺寸逐漸縮小，對于存儲器元件而言，也就是代表存儲單元尺寸愈來愈小。另一方面，隨著資訊電子產品需要處理、存儲的數據日益增加，在這些資訊電子產品中所需的存儲器容量也就愈來愈大。對于這種尺寸變小而存儲器容量卻需要增加的情形，如何制造尺寸縮小、高集成度，又能兼顧其品質的存儲器元件是產業的一致目標。

非揮發性存儲器元件由于具有使存入的數據在斷電后也不會消失的優點，所以已成為個人電腦和電子設備所廣泛采用的一種存儲器元件。

一種現有的非揮發性存儲器，由選擇晶體管與浮置柵極晶體管所構成。由于只需要形成一層多晶硅，因此此種非揮發性存儲器的制作工藝可以與互補式金屬氧化物半導體晶體管的制作工藝整合在一起，而能夠減少制造成本。

然而，在現有的非揮發性存儲器中，一般是采用輸入輸出元件來作為選擇晶體管，因此無法以低電力(low power)與高速(high speed)的方式進行操作非揮性存儲器。

此外，若為了達成低電力與高速操作，而采用邏輯元件(core device)來作為選擇晶體管，則在對非揮發性存儲器進行編程操作時，會對導致選擇晶體管承受過大應力(stress)，而造成氧化層擊穿(oxide breakdown)的情況。

發明內容

本發明提供一種非揮發性存儲器，其可有效地降低選擇晶體管所承受到的應力。

本發明提出一種非揮發性存儲器，包括基底、浮置柵極晶體管、選擇晶體管與應力釋放晶體管。浮置柵極晶體管、選擇晶體管與應力釋放晶體管設置于基底上且彼此串接。應力釋放晶體管位于浮置柵極晶體管與選擇晶體管之間。應力釋放晶體管具有由式(1)所示的應力釋放比。

應力釋放比＝應力釋放晶體管的通道長度/應力釋放晶體管的柵介電層厚度(1)

應力釋放比的下限值由進行編程操作時，非選定的非揮發性存儲器的應力釋放晶體管的可承受漏極側電壓所決定。應力釋放比的上限值由進行讀取操作時，選定的非揮發性存儲器的可讀取漏極電流所決定。

依照本發明的一實施例所述，在非揮發性存儲器中，浮置柵極晶體管、選擇晶體管與應力釋放晶體管例如是通過共用摻雜區而進行串接。

依照本發明的一實施例所述，在非揮發性存儲器中，應力釋放比例如是15至35。

依照本發明的一實施例所述，在非揮發性存儲器中，浮置柵極晶體管包括浮置柵極、第一摻雜區、第二摻雜區與第一介電層。浮置柵極設置于基底上。第一摻雜區與第二摻雜區分別設置于浮置柵極兩側的基底中。第一介電層設置于浮置柵極與基底之間。選擇晶體管包括選擇柵極、第三摻雜區、第四摻雜區與第二介電層。選擇柵極設置于基底上。第三摻雜區與第四摻雜區分別設置于選擇柵極兩側的基底中。第二介電層設置于選擇柵極與基底之間。應力釋放晶體管包括應力釋放柵極、第二摻雜區、第三摻雜區與第三介電層。應力釋放柵極設置于基底上。第二摻雜區位于浮置柵極與應力釋放柵極之間，且第三摻雜區位于選擇柵極與應力釋放柵極之間。第三介電層設置于應力釋放柵極與基底之間。