[發(fā)明專利]封裝基板及其制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201611089792.X
• 申請(qǐng)日: 2016-12-01
• 公開（公告）號(hào): CN108022870B
• 公開（公告）日: 2021-04-06
• 發(fā)明（設(shè)計(jì)）人: 胡竹青;許詩(shī)濱
• 申請(qǐng)（專利權(quán)）人: 恒勁科技股份有限公司
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768;H01L23/52;H01L21/60
• 代理公司: 北京科龍寰宇知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11139
• 代理人: 孫皓晨

本發(fā)明公開了一種封裝基板及其制作方法，該封裝基板包括：一鑄模化合物主體；一具有第一阻障層的第一電路元件，設(shè)置于該鑄模化合物主體內(nèi)，并具有多個(gè)位于該第一電路元件上側(cè)面的第一連接端；多個(gè)第一導(dǎo)電貫孔，形成于該鑄模化合物主體內(nèi)并連接至該多個(gè)第一連接端；一具有第二阻障層的第二電路元件，設(shè)置于該鑄模化合物主體內(nèi)，并具有多個(gè)位于該第二電路元件上側(cè)面的第二連接端；多個(gè)第二導(dǎo)電貫孔，形成于該鑄模化合物主體內(nèi)并連接至第二連接端；以及一重布線層，形成于該鑄模化合物主體上并包含至少一導(dǎo)電線路，其連接至第一導(dǎo)電貫孔及第二導(dǎo)電貫孔；第一連接端位于該鑄模化合物主體內(nèi)的第一深度，第二連接端位于該鑄模化合物主體內(nèi)的第二深度。

技術(shù)領(lǐng)域

本發(fā)明涉及一種晶圓級(jí)封裝基板及其制作方法。

背景技術(shù)

新一代電子產(chǎn)品不僅追求輕薄短小的高密度，更有朝向高功率發(fā)展的趨勢(shì)；因此，集成電路(Integrated Circuit，簡(jiǎn)稱IC)技術(shù)及其后端的芯片封裝技術(shù)亦隨之進(jìn)展，以跟隨新一代電子產(chǎn)品的發(fā)展趨勢(shì)。

目前晶圓級(jí)封裝(Wafer-Level Package，簡(jiǎn)稱WLP)的制作方式如圖1a、圖1b、圖1c所示，先在附加電路板11形成黏接層18，如圖1a所示；接著將半導(dǎo)體芯片13或電子元件15的接腳16朝下并通過(guò)該黏接層18而黏貼于該附加電路板11，再以鑄模技術(shù)使鑄模化合物12包覆及封裝該半導(dǎo)體芯片13或電子元件15，如圖1b所示；在去除該附加電路板11及該黏接層18之后，將該半導(dǎo)體芯片13、該電子元件15及該鑄模化合物12的組合結(jié)構(gòu)20上下翻轉(zhuǎn)，使得重布線層(ReDistribution Layer，簡(jiǎn)稱RDL)17可制作于該組合結(jié)構(gòu)20的上表面21之上，如圖1c所示。

倘若欲以一般現(xiàn)有的微影技術(shù)制作該重布線層17于該組合結(jié)構(gòu)20的上表面21上，則該上表面21必須能提供很高的平坦度。然而，為了達(dá)到上述對(duì)該上表面21平坦度的要求，該附加電路板11及該黏接層18必須采用較為昂貴的，且該半導(dǎo)體芯片13及該電子元件15必須以精準(zhǔn)而慢速的方式黏貼于該黏接層18；這都將會(huì)提高封裝元件的制造成本。因此，該技術(shù)領(lǐng)域的制造商已經(jīng)不再使用上述微影技術(shù)來(lái)制作細(xì)線路(fine pitch)的重布線層。此外，電子元件15下方必須預(yù)先設(shè)置電極墊，例如凸點(diǎn)下金屬化層(Under BumpMetallization，簡(jiǎn)稱UBM)或凸塊，以使電子元件15的接腳16可電性連接于重布線層17上；其中，UBM的材質(zhì)可為Ti/Cu，可采用濺鍍技術(shù)及微影技術(shù)來(lái)制作，凸塊則可采用電鍍技術(shù)及微影技術(shù)來(lái)制作，但以集成電路晶圓制造過(guò)程來(lái)制作這樣帶有電極墊的電子元件，其制造過(guò)程繁瑣且成本高昂。此外，若先置放電子元件15，再來(lái)制作UMB和重布線層17，則會(huì)因電子元件15、鑄模化合物12及重布線層17之間的材料特性差異，例如熱膨脹系數(shù)的差異，導(dǎo)致電子元件15與重布線層17的電性連接裂開或失效。因此，有必要發(fā)展新的封裝基板技術(shù)，以解決上述問(wèn)題。

發(fā)明內(nèi)容

為了達(dá)到上述目的，本發(fā)明提供一種封裝基板，其包含：一鑄模化合物主體；一具有第一阻障層的第一電路元件，設(shè)置于該鑄模化合物主體內(nèi)，并具有多個(gè)位于該第一電路元件上側(cè)面的第一連接端；多個(gè)第一導(dǎo)電貫孔，形成于該鑄模化合物主體內(nèi)并連接至該多個(gè)第一連接端；一具有第二阻障層的第二電路元件，設(shè)置于該鑄模化合物主體內(nèi)，并具有多個(gè)位于該第二電路元件上側(cè)面的第二連接端；多個(gè)第二導(dǎo)電貫孔，形成于該鑄模化合物主體內(nèi)并連接至該多個(gè)第二連接端；以及一重布線層，形成于該鑄模化合物主體上，并包含至少一導(dǎo)電線路，該至少一導(dǎo)電線路連接至該多個(gè)第一導(dǎo)電貫孔及該多個(gè)第二導(dǎo)電貫孔；其中，該多個(gè)第一連接端位于該鑄模化合物主體內(nèi)的一第一深度，該多個(gè)第二連接端位于該鑄模化合物主體內(nèi)的一第二深度，且該第一深度不同于該第二深度。

在本發(fā)明的一實(shí)施例中，該第一電路元件為半導(dǎo)體芯片或電子元件，且該第二電路元件為半導(dǎo)體芯片或電子元件。

在本發(fā)明的一實(shí)施例中，該多個(gè)阻障層以化學(xué)沉積無(wú)電電鍍方式形成于該第一電路元件與該第二電路元件上，該多個(gè)阻障層為材質(zhì)為銅、銀、鋅/鎳/銅的多層金屬或材質(zhì)為鋅/鎳/銀的多層金屬。