[發明專利]半導體裝置的制造方法

在審

• 申請號: 201611085233.1
• 申請日: 2016-11-30
• 公開（公告）號: CN106972049A
• 公開（公告）日: 2017-07-21
• 發明（設計）人: 侯承浩;許家瑋;于雄飛
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/336;H01L29/78
• 代理公司: 隆天知識產權代理有限公司72003
• 代理人: 王芝艷

技術領域

本公開關于一種半導體技術，且特別是關于一種具摻雜的半導體裝置及其制造方法。

背景技術

電子工業的進展來到不斷增長又小又快速的電子裝置的需求，這些電子裝置同時能夠支援大幅增加的復雜及尖端功能。因此，半導體工業持續不斷趨向制造出低成本、高效能以及低功率集成電路(IC)。迄今，這些目標大部分透過微縮半導體尺寸(例如，最小特征部件尺寸)而實現，進而改善生產效率及降低相關成本。然而，上述微縮也增加半導體制程的復雜性。因此，半導體集成電路及裝置的持續推進，對于半導體制程及技術也需要有相似的推進。

近來，已嘗試采用多柵極裝置，以透過增加柵極溝道耦合、降低閉態(OFF-state)電流及降低短溝道效應(short-channel effect,SCE)來改善柵極控制。已被采用的其中一種多柵極裝置為鰭式場效晶體管(fin field-effect transistor,FinFET)。鰭式場效晶體管的名稱取自于類鰭結構延伸自一基底而形成于其上，且類鰭結構用以形成場效晶體管的溝道。鰭式場效晶體管相容于傳統的互補式金屬-氧化物-半導體(CMOS)制程，且本身的三維結構容許大幅微縮同時維持柵極控制并減輕短溝道效應。另外，已嘗試采用高介電常數(high-K)介電材料，以降低柵極氧化物漏電流同時維持所需的柵極電容值。然而，高介電常數介電材料遭受高密度界面及體缺陷，其增加載子散射、降低遷移率及降低漏極電流。對于降低缺陷密度的嘗試至少包括加入氟。舉例來說，其有效鈍化界面懸浮鍵(interfacial dangling bond)及體氧空位(bulk oxygen vacancy)，進而降低氧化物漏電流、改善起始電壓穩定性以及改善裝置效能。對于平面裝置的制造，可透過離子植入制程而加入氟。然而，試圖透過離子植入制程而加入氟于鰭式場效晶體管卻會損害鰭式場效晶體管的鰭部且無法有效將氟均勻地布滿鰭式場效晶體管的鰭部的整個三維形貌。因此，現有技術尚未能夠達到全面性的滿足。

發明內容

根據一些實施例，本公開提供一種半導體裝置的制造方法。上述方法包括形成一柵極堆疊以至少局部位于延伸自一基底的一鰭部上方。沉積一阻擋金屬層于柵極堆疊上方。進行一熱氟處理，其中熱氟處理形成一氟化層于阻擋金屬層內，且其中氟化層具有多個氟原子。在形成氟化層之后，進行退火以驅入至少一些的氟原子于柵極堆疊內，借以利用上述至少一些的氟原子共摻雜柵極堆疊。

根據一些實施例，本公開提供一種半導體裝置的制造方法。上述方法包括形成一界面層于延伸自一基底的一鰭部上方以及形成一柵極介電層于界面層上方。沉積一阻擋金屬層于柵極介電層上方。進行一熱氟處理制程，其中熱氟處理制程包括：在制程溫度實質上相同于熱氟處理制程的溫度下，將氟(F₂)氣體流經阻擋金屬層上方以及因應于熱氟處理制程的溫度下將氟(F₂)氣體流經阻擋金屬層上方，引入多個氟原子至阻擋金屬層的一第一部，以形成氟化的阻擋金屬層。進行一快速熱退火(RTA)制程，以驅入至少一些氟原子于界面層及柵極介電層內。

根據一些實施例，本公開提供一種半導體裝置，包括：一基底，具有一鰭部；一界面層，具有一上界面部形成于鰭部的頂部上以及一側界面部形成于鰭部的側部上；一高介電常數介電層，具有一上高介電常數部形成于上界面部上以及一側高介電常數部形成于側界面部上；以及一阻擋金屬層形成于高介電常數介電層上方。上界面部及側界面部具有實質上相同的氟原子濃度，且上高介電常數部及側高介電常數部具有實質上相同的氟原子濃度。

附圖說明

圖1繪示出根據本公開一或多個型態的鰭式場效晶體管裝置實施例的立體示意圖。

圖2繪示出具有植入氟摻雜物的鰭式場效晶體管裝置剖面示意圖。

圖3A繪示出模擬的氟剖面分布，其為氟原子百分比與深度關系，且包括鰭式場效晶體管的鰭部頂部剖面分布及鰭式場效晶體管的鰭部側壁剖面分布。

圖3B繪示出模擬的損害剖面分布，其為空位數量與深度關系，且包括鰭式場效晶體管的鰭部頂部剖面分布及鰭式場效晶體管的鰭部側壁剖面分布。

圖4繪示出根據本公開一或多個型態的制造鰭式場效晶體管裝置的方法流程圖。

圖5A、5B、5C及5D繪示出對應圖4的方法的一或多個步驟的鰭式場效晶體管裝置實施例的剖面示意圖，且實質上相似于圖1中BB’截面。