[發明專利]SRAM器件及其制造方法

有效

• 申請號: 201611082508.6
• 申請日: 2016-11-30
• 公開（公告）號: CN108122914B
• 公開（公告）日: 2019-11-01
• 發明（設計）人: 李勇
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11;H01L21/8244
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

1.一種SRAM器件的制造方法，其特征在于，包括：

提供基底，所述基底包括相鄰接的上拉晶體管區以及下拉晶體管區；

在所述上拉晶體管區以及下拉晶體管區的部分基底上形成柵介質層；

在所述柵介質層上形成第一功函數層，所述第一功函數層的材料為P型功函數材料；

刻蝕去除所述下拉晶體管區的第一功函數層；

在剩余第一功函數層以及下拉晶體管區上形成第二功函數層，所述第二功函數層的材料為P型功函數材料；

刻蝕去除所述下拉晶體管區的第二功函數層，剩余第一功函數層以及剩余第二功函數層在所述上拉晶體管區與下拉晶體管區相鄰接處的側壁齊平；

在所述上拉晶體管區的第二功函數層頂部上、上拉晶體管區的剩余第二功函數層側壁以及剩余第一功函數層側壁上、以及所述下拉晶體管區的柵介質層上形成第三功函數層，所述第三功函數層的材料為N型功函數材料；

在所述第三功函數層上形成柵電極層。

2.如權利要求1所述的SRAM器件的制造方法，其特征在于，所述第一功函數層的材料為Ta、TiN、TaN、TaSiN或TiSiN中的一種或幾種；所述第二功函數層的材料為Ta、TiN、TaN、TaSiN或TiSiN中的一種或幾種；所述第三功函數層的材料為TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一種或幾種。

3.如權利要求1所述的SRAM器件的制造方法，其特征在于，所述第一功函數層的厚度為10埃～30埃；所述第二功函數層的厚度為5埃～30埃；所述第三功函數層的厚度為20埃～70埃。

4.如權利要求1所述的SRAM器件的制造方法，其特征在于，在形成所述柵介質層之后、形成所述第一功函數層之前，還包括：在所述柵介質層上形成保護層。

5.如權利要求4所述的SRAM器件的制造方法，其特征在于，形成所述保護層的工藝步驟包括：在所述柵介質層上形成蓋帽層；在所述蓋帽層上形成刻蝕停止層，且所述刻蝕停止層的材料與所述第一功函數層的材料不同。

6.如權利要求5所述的SRAM器件的制造方法，其特征在于，所述蓋帽層的材料為TiN；所述刻蝕停止層的材料為TaN。

7.如權利要求4所述的SRAM器件的制造方法，其特征在于，在形成所述第三功函數層的工藝步驟中，在所述下拉晶體管區的保護層上形成所述第三功函數層。

8.如權利要求4所述的SRAM器件的制造方法，其特征在于，所述基底還包括通道柵晶體管區；

在形成所述柵介質層以及保護層的工藝步驟中，還在所述通道柵晶體管區的部分基底上形成柵介質層以及位于柵介質層上的保護層；

在形成所述第一功函數層的工藝步驟中，還在所述通道柵晶體管區上形成第一功函數層；

在形成所述第二功函數層的工藝步驟中，還在所述通道柵晶體管區上形成所述第二功函數層；

在形成所述第三功函數層的工藝步驟中，還在所述通道柵晶體管區上形成所述第三功函數層。

9.如權利要求8所述的SRAM器件的制造方法，其特征在于，在形成所述第二功函數層之前，刻蝕去除所述通道柵晶體管區的第一功函數層以及保護層；在形成所述第二功函數層的工藝步驟中，在所述通道柵晶體管區的柵介質層上形成第二功函數層。

10.如權利要求9所述的SRAM器件的制造方法，其特征在于，先刻蝕去除所述下拉晶體管區的第一功函數層，后刻蝕去除所述通道柵晶體管區的第一功函數層以及保護層。

11.如權利要求1所述的SRAM器件的制造方法，其特征在于，所述柵介質層包括界面層以及位于所述界面層上的高k柵介質層。