[發(fā)明專利]一種基于SystemVerilog實現(xiàn)的可編程邏輯算法塊自動化驗證平臺

在審

• 申請?zhí)枺?/td>: 201611081219.4
• 申請日: 2016-11-30
• 公開（公告）號: CN106777571A
• 公開（公告）日: 2017-05-31
• 發(fā)明（設計）人: 董玲玲;江國進;白濤;曹宗生;周恩通;吳飛;宋立新;冀建偉
• 申請（專利權）人: 北京廣利核系統(tǒng)工程有限公司;中國廣核集團有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京國電智臻知識產(chǎn)權代理事務所(普通合伙)11580
• 代理人: 孫小敏

技術領域

本發(fā)明涉及核電站FPGA仿真測試領域，特別是指一種基于System Verilog實現(xiàn)的可編程邏輯算法塊自動化驗證平臺。

背景技術

一般的核電站儀控設備會涉及到算法塊的組態(tài)問題。為保證算法塊的正確性，需要對算法塊進行詳盡的測試，組態(tài)算法圖中涉及到的算法塊較多，并且對各個模塊盡可能窮舉較多的例子，以保證算法塊在多種情況下運行正確。如果用人工輸入激勵，再做檢查的方法去做測試，會導致測試用例覆蓋不全，浪費大量的人力資源等問題。

針對算法塊的測試目前也有自動化的測試，通過隨機測試激勵的生成，參考模型搭建，最后采集到的結果與參考模型輸出的結果進行實時的比較，實現(xiàn)自動化的檢查。一般這種自動化的設置，是針對單一的被測對象開展測試，或被測對象有相同的輸入、輸出的接口，或是被測對象的功能相似。

但算法塊的功能繁多，不同的算法塊的輸入接口的形式不一樣，導致測試平臺的重用性低，每測一個模塊，需要制造不同的格式的輸入數(shù)據(jù)，要計算出輸入激勵對應的預期值，大大降低自動化測試的效率。

傳統(tǒng)的自動化測試平臺測試的DUT對象是固定的，或是輸入、輸出接口相似，但對于接口變化多，功能變化大的測試對象進行仿真時，對平臺進行大規(guī)模的修改，使平臺的重用性較低，測試激勵沒有隨機性，測試模塊輸入接口的形式多樣性，導致自動化的程度降低。

發(fā)明內(nèi)容

本發(fā)明的目的就是針對上述現(xiàn)有技術的狀況，提出了一種基于System Verilog實現(xiàn)的可編程邏輯算法塊自動化驗證平臺，通過使用System Verilog虛接口的方式，實現(xiàn)平臺的重用性，減少因測試對象的改變，平臺的變化幅度過大，影響測試的效率的問題。

本發(fā)明的目的是通過以下技術方案來實現(xiàn)的：一種基于System Verilog實現(xiàn)的可編程邏輯算法塊自動化驗證平臺，包括頂層測試模塊、測試激勵自動生成模塊、虛接口連接模塊、算法庫、參考模型建立模塊和自動檢查模塊；

所述頂層測試模塊用于聲明接口，并用于調(diào)用所述測試激勵自動生成模塊、虛接口連接模塊、算法庫、參考模型建立模塊和自動檢查模塊；

所述虛接口連接模塊用于聲明測試激勵自動生成模塊、參考模型建立模塊、自動檢查模塊和被測對象連接的虛接口，并把這些虛接口進行分類，與所述測試激勵自動生成模塊、參考模型建立模塊和自動檢查模塊相連接，建立自動執(zhí)行的任務；

所述測試激勵自動生成模塊用于測試激勵的生成，對輸入的數(shù)據(jù)進行隨機化的生成或約束激勵的范圍，把測試激勵的數(shù)據(jù)通過虛接口傳遞到被測對象和參考模型中；

所述算法庫用于存儲所述參考模型建立模塊搭建參考模型常用的算法；

所述參考模型建立模塊用于從所述算法庫中調(diào)用算法建立與被測對象相對應的參考模型，進行預期數(shù)據(jù)的處理，并將處理后的數(shù)據(jù)通過虛接口傳給自動檢查模塊；

所述自動檢查模塊用于自動對比被測對象輸出的實時數(shù)據(jù)和參考模型輸出的預期數(shù)據(jù)。

進一步地，所述的算法庫還通過DPI接口與C語言連接，調(diào)用C語言里的數(shù)學函數(shù)。

進一步地，所述的算法庫的算法根據(jù)被測試對象設定，包括取絕對值運算、二分查找法、數(shù)據(jù)整型實型的轉(zhuǎn)換算法。

本發(fā)明的有益效果是：

本發(fā)明采用Systerm Verilog虛接口的方式，把測試平臺與被測對象進行分離，測試平臺內(nèi)部的模塊均采用虛接口連接，從而保證各個部分的獨立性。避免了設計的改動，帶給測試平臺較大的變更。這種測試平臺的搭建適應各種算法塊的測試，提高了驗證的效率，此外這種平臺有很強的靈活性，比如應對核電站用到的模擬手操起算法aman，輸入信號都受使能信號的影響，為提高驗證效率，建立一個aman_interface，包括所有的輸入信號和一個使能信號，當使能信號變化時，所有的輸入信號隨之變化。

采用上述平臺，在對不同接口，不同功能的算法塊進行驗證時，只需要修改下參考模型的功能，及被測對象接口的類型，就完成單獨模塊的驗證。

此外，對于算法塊參考模型的搭建，利用Systerm Verilog與C語言庫函數(shù)有DPI接口，調(diào)用C語言中常用的數(shù)學函數(shù)，如exp，power，log，abs搭建驗證平臺通用的算法庫，輔助被測對象參考模型的建立。

附圖說明

圖1為本發(fā)明一種基于System Verilog實現(xiàn)的可編程邏輯算法塊自動化驗證平臺的平臺架構圖；

圖2為本發(fā)明一種基于System Verilog實現(xiàn)的可編程邏輯算法塊自動化驗證平臺的數(shù)據(jù)流向圖。