[發明專利]一種用于DRAM或eDRAM刷新的裝置及其方法

有效

• 申請號: 201611080414.5
• 申請日: 2016-11-30
• 公開（公告）號: CN106856098B
• 公開（公告）日: 2020-02-28
• 發明（設計）人: 張士錦;羅韜;劉少禮;陳云霽
• 申請（專利權）人: 中國科學院計算技術研究所
• 主分類號: G11C11/406
• 分類號: G11C11/406
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 祁建國;許志影

1.一種用于DRAM或eDRAM刷新的裝置，DRAM或eDRAM設置有存儲單元，其特征在于，該裝置包括：存儲控制裝置、刷新控制裝置；

所述存儲控制裝置，用于接收讀寫請求，并根據所述刷新控制裝置的輸出決定向存儲單元發送讀寫請求或刷新請求；

所述刷新控制裝置，用于控制生成刷新信號，并根據所述存儲控制裝置的輸出來記錄刷新是否被延遲和讀寫的行地址；

其中，所述存儲控制裝置包括：

讀緩存，用于緩存從存儲單元中讀出的數據；

寫緩存，用于緩存要寫入到存儲單元的數據；

控制邏輯單元，用于接收讀寫請求；

存儲控制信號發生器，用于接收所述控制邏輯單元發送的命令，并將該命令譯碼成存儲單元可識別的命令；

所述刷新控制裝置包括：

刷新周期寄存器，用于存儲刷新周期；

刷新延遲計數器，用于存儲當前刷新被延遲的時間；

刷新周期計數器，用于對每個刷新周期計時；

刷新行數計數器，用于記錄當前刷新的行數；

刷新邏輯單元，用于判斷寄存器當前的被讀寫狀態，并向所述控制邏輯單元發送刷新的狀態；

總行數寄存器，用于存儲總的行數；

刷新延遲寄存器，用于存儲刷新總的可被延遲的時間；

讀寫標志寄存器，用于存儲在可延遲刷新階段內讀寫過的行地址；

所述刷新邏輯單元當接收到讀寫請求時，停止刷新，控制所述刷新延遲計數器開始計數，同時在所述讀寫標志寄存器中記錄讀寫的行地址，并發送當前刷新是否可被打斷的信號至所述控制邏輯單元。

2.根據權利要求1所述的用于DRAM或eDRAM刷新的裝置，其特征在于，所述刷新邏輯單元在當前刷新未完成，且當所述刷新延遲計數器中的時間等于所述刷新延遲寄存器中的時間時，返回一當前刷新不可被打斷的信號至所述控制邏輯單元，控制所述控制邏輯單元繼續刷新；或在當前刷新已完成或所述刷新延遲寄存器與所述刷新延遲計數器中的時間差值大于所述總行數寄存器與所述刷新行數計數器中的行數差值與每行刷新時間的乘積時，返回一可被讀寫的信號至所述控制邏輯單元。

3.根據權利要求1所述的用于DRAM或eDRAM刷新的裝置，其特征在于，當刷新周期計數器中的時間等于所述刷新周期寄存器中的時間時，所述刷新周期計數器、所述刷新行數計數器、所述刷新延遲計數器歸零，所述讀寫標志寄存器重置。

4.根據權利要求1所述的用于DRAM或eDRAM刷新的裝置，其特征在于，所述刷新周期寄存器的刷新周期與所述刷新延遲計數器的已被延遲的時間之和小于數據保持時間。

5.根據權利要求1所述的用于DRAM或eDRAM刷新的裝置，其特征在于，當前待刷新的行在所述讀寫標志寄存器中被標記為讀寫過時，則跳過此行的刷新。

6.根據權利要求1-5中任一所述的用于DRAM或eDRAM刷新的裝置，其特征在于，所述刷新控制裝置為一個或多個，各所述刷新控制裝置之間的刷新相互獨立。