[發明專利]修調帶隙基準的電路及方法

在審

• 申請號: 201611079716.0
• 申請日: 2016-11-30
• 公開（公告）號: CN108121390A
• 公開（公告）日: 2018-06-05
• 發明（設計）人: 沈天平;羅先才
• 申請（專利權）人: 無錫華潤矽科微電子有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

本發明涉及一種修調帶隙基準的電路，其中包括多個第一修調電阻、多個第一激光熔絲、多個第三修調電阻和多個第三激光熔絲，還包括一種修調帶隙基準的方法。采用該修調帶隙基準的電路及方法，保證了基準電壓絕對值輸出一致性提高，省去客戶生產時的電位器成本和人工校準成本，同時生產效率提升；使基準電壓的絕對值可以正向或負向調節，同時也可以對基準電壓的溫度系數進行雙向調節；解決了數字萬用表芯片本身由于基準電壓受工藝影響導致離散性失效的問題，提升了良率；芯片的面積和成本幾乎不受影響，具有廣泛的應用范圍。

技術領域

本發明涉及數字萬用表技術領域，尤其涉及帶隙基準修調技術領域，具體是指一種修調帶隙基準的電路及方法。

背景技術

在數字萬用表領域，專用的ASIC芯片都會集成帶隙基準模塊，以便為數字萬用表整機提供參考基準，因此對基準電壓的絕對值和溫漂要求較高，這兩項參數的波動會影響數字萬用表的測量精度。但在芯片實際流片過程中，基準電壓會由于流片工藝等非理想因素的影響，存在一致性較差，一般波動在中心值的±100mV之內，并且超出規范后ASIC芯片會被判為不良品。另外廠家為保證每臺整機的精度，生產時需要人工對基準進行電位器再校準，用來匹配數字萬用表整機生產時各個檔位的精度。同時專用的ASIC芯片集成的帶隙基準模塊，還會受到工藝等因素影響，存在溫漂過大的問題。導致整機的精度也會隨溫度變化。

如圖1所示，現有的數字萬用表在生產時需要使用芯片內部自帶的帶隙基準電路，如框內結構圖所示，包括三極管NPN1、NPN2、NPN3，電阻R1、R2、R3、R4、R5、R6；電容C1；NMOS管N1、N2；運放AMP；COM端和VREF+端；緩沖器BUF。

采用雙極晶體管的ΔVBE的正溫度系數和VBE的負溫度系數來實現零溫度系數的帶隙基準。電阻R1、R2、R3都為固定電阻，不可調整。該結構通常電壓輸出VCOM相對于電源VDD在零溫度系數時一般在2.5V左右。由于在IC的流片過程中不可避免的存在工藝偏差導致的器件參數有差異，實際VCOM對VDD的電壓會存在離散性，電壓范圍會在2.4V到2.6V之間。因此廠家在生產時為了匹配輸出離散的基準電壓，需要使用一個電位器VR并使用人工來調整最終的VREF+到VDD的基準電壓，來使萬用表各個檔位測量準確。同時萬用表整機精度容易受到基準電壓溫漂的影響。

生產流程如圖2所示，校準開始后，對比整機讀數和校準源的輸出電壓，若讀數超出規范則需要調整電位器VR的電阻值，直到讀數在規范之內。

現有數字萬用表基準電路的缺點：

1)現有數字萬用表基準電壓輸出離散，外圍需要使用電位器人工調整，BOM和人工成本高，生產效率低；電位器長時間使用后容易發生阻值變化影響測量精度。

2)現有數字萬用表基準電壓溫漂會影響整機的測量精度。

3)現有數字萬用表基準電壓離散性過大超過電位器可調范圍，該芯片便會判為不良品。

發明內容

本發明的目的是克服了上述現有技術的缺點，提供了一種能夠實現提高基準電壓輸出的一致性，提升ASIC芯片的良率，并減小溫漂的影響的修調帶隙基準的電路及方法。

為了實現上述目的，本發明的修調帶隙基準的電路及方法具有如下構成：