[發(fā)明專利]一種多晶硅柵極的生長方法有效
| 申請?zhí)枺?/td> | 201611077583.3 | 申請日: | 2016-11-30 |
| 公開(公告)號: | CN106783567B | 公開(公告)日: | 2019-11-22 |
| 發(fā)明(設(shè)計(jì))人: | 信恩龍;李潤領(lǐng);關(guān)天鵬 | 申請(專利權(quán))人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/285 |
| 代理公司: | 31275 上海天辰知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) | 代理人: | 吳世華;陳慧弘<國際申請>=<國際公布> |
| 地址: | 201210 上海市浦*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 多晶 柵極 生長 方法 | ||
本發(fā)明公開了一種多晶硅柵極的生長方法,通過先采用選擇性生長工藝,在有源區(qū)薄的氧化物和溝槽隔離區(qū)厚的氧化物上有選擇性的沉積第一柵極,使在初始階段有源區(qū)上的生長速率大大快于溝槽區(qū)的生長速率,當(dāng)?shù)谝粬艠O的生長厚度大于等于溝槽區(qū)高于有源區(qū)的臺(tái)階高度時(shí),切換生長工藝,再采用傳統(tǒng)工藝生長第二柵極,完成多晶硅柵極的生長,從而降低了多晶硅柵極在有源區(qū)和溝槽隔離區(qū)高度差,保證了工藝的可控性與可靠性,提高器件的均勻性。
技術(shù)領(lǐng)域
本發(fā)明涉及集成電路制造領(lǐng)域,更具體地,涉及一種多晶硅柵極的生長方法。
背景技術(shù)
隨著集成電路工藝的快速發(fā)展,要求電路集成化越來越高,尺寸越來越小,特別是到了28nm Poly SiON(多晶氮氧化硅)工藝節(jié)點(diǎn),不僅要求保障芯片在低壓下工作的穩(wěn)定性,而且要求保障器件的均勻性。于是,對模塊工藝、薄膜的厚度的均勻性以及關(guān)鍵尺寸的均勻性的要求就變得更為嚴(yán)苛。
請參閱附圖1和附圖2,附圖1是現(xiàn)有技術(shù)的多晶硅柵極的生長過程流程圖,附圖2a-2c是現(xiàn)有技術(shù)的多晶硅柵極的生長結(jié)構(gòu)示意圖。如圖所示,目前的多晶硅柵極的生長工藝過程主要包括:首先,提供一半導(dǎo)體襯底100,如圖2a所示。然后,在所述襯底上形成淺溝槽隔離區(qū)11,其余區(qū)域?yàn)橛性磪^(qū),用二氧化硅填充淺溝槽隔離區(qū)11,之后,在有源區(qū)上表面生長一層?xùn)艠O氧化層(圖中未標(biāo)記);該步驟中,因?yàn)闇\溝槽填充的二氧化硅在后續(xù)刻蝕工藝中會(huì)被部分消耗,為了避免產(chǎn)生漏電,工藝要求淺溝槽隔離區(qū)需要高出半導(dǎo)體襯底上表面100埃左右,如圖2b所示。接下來,采用傳統(tǒng)沉積工藝方法形成多晶硅柵極101,如圖2c所示。由于淺溝槽隔離區(qū)高出一臺(tái)階高度,所以,在柵極沉積后表面仍然存在這樣的高度差異,導(dǎo)致形成的柵極圖案的高度以及關(guān)鍵尺寸的均勻性都很差。通常,會(huì)通過光學(xué)臨近修正方法(Optical Proximity Correction,OPC)來改善尺寸均勻性的問題,但高度差是無法改變的。因此,后續(xù)模塊工藝、薄膜的厚度的均勻性以及關(guān)鍵尺寸的均勻性都受到影響,降低了產(chǎn)品的成品率。
發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的上述缺陷,提供一種柵極選擇性沉積方案,即在有源區(qū)薄的氧化物和溝槽隔離區(qū)厚的氧化物上有選擇性的沉積多晶硅柵極,降低多晶硅柵極在有源區(qū)和溝槽隔離區(qū)的高度差,提高器件的均勻性。
為實(shí)現(xiàn)上述目的,本發(fā)明的技術(shù)方案如下:
一種多晶硅柵極的生長方法,包括以下步驟:
步驟S01:提供一半導(dǎo)體襯底;
步驟S02:在所述襯底上形成淺溝槽隔離區(qū),其它區(qū)域?yàn)橛性磪^(qū),之后,用二氧化硅填充所述淺溝槽隔離區(qū)直至高于所述有源區(qū)上表面,形成一具有一定高度的臺(tái)階,在所述有源區(qū)上表面生長一層?xùn)艠O氧化層;
步驟S03:采用選擇性沉積工藝方法生長第一柵極,且第一柵極的厚度大于等于所述臺(tái)階的高度;
步驟S04:采用傳統(tǒng)沉積工藝方法生長第二柵極。
優(yōu)選地,步驟S03中,所述選擇性沉積工藝使用的主要?dú)怏w原料為SiH2Cl2和HCl,溫度為600~700℃。
優(yōu)選地,步驟S02中,所述淺溝槽隔離區(qū)的深度為2000~3000埃。
優(yōu)選地,步驟S02中,所述柵極氧化層的厚度為15~25埃。
優(yōu)選地,步驟S02中,所述臺(tái)階的高度為50~150埃。
優(yōu)選地,步驟S03中,所述第一柵極的厚度為100~200埃。
優(yōu)選地,步驟S04中,所述第二柵極的厚度為400~600埃。
優(yōu)選地,步驟S02中,采用化學(xué)氣相沉積法填充所述二氧化硅。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力微電子有限公司,未經(jīng)上海華力微電子有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611077583.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測試終端的測試方法
- 一種服裝用人體測量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





