[發明專利]一種多晶硅柵極的生長方法有效
| 申請號: | 201611077583.3 | 申請日: | 2016-11-30 |
| 公開(公告)號: | CN106783567B | 公開(公告)日: | 2019-11-22 |
| 發明(設計)人: | 信恩龍;李潤領;關天鵬 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/285 |
| 代理公司: | 31275 上海天辰知識產權代理事務所(特殊普通合伙) | 代理人: | 吳世華;陳慧弘<國際申請>=<國際公布> |
| 地址: | 201210 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 多晶 柵極 生長 方法 | ||
本發明公開了一種多晶硅柵極的生長方法,通過先采用選擇性生長工藝,在有源區薄的氧化物和溝槽隔離區厚的氧化物上有選擇性的沉積第一柵極,使在初始階段有源區上的生長速率大大快于溝槽區的生長速率,當第一柵極的生長厚度大于等于溝槽區高于有源區的臺階高度時,切換生長工藝,再采用傳統工藝生長第二柵極,完成多晶硅柵極的生長,從而降低了多晶硅柵極在有源區和溝槽隔離區高度差,保證了工藝的可控性與可靠性,提高器件的均勻性。
技術領域
本發明涉及集成電路制造領域,更具體地,涉及一種多晶硅柵極的生長方法。
背景技術
隨著集成電路工藝的快速發展,要求電路集成化越來越高,尺寸越來越小,特別是到了28nm Poly SiON(多晶氮氧化硅)工藝節點,不僅要求保障芯片在低壓下工作的穩定性,而且要求保障器件的均勻性。于是,對模塊工藝、薄膜的厚度的均勻性以及關鍵尺寸的均勻性的要求就變得更為嚴苛。
請參閱附圖1和附圖2,附圖1是現有技術的多晶硅柵極的生長過程流程圖,附圖2a-2c是現有技術的多晶硅柵極的生長結構示意圖。如圖所示,目前的多晶硅柵極的生長工藝過程主要包括:首先,提供一半導體襯底100,如圖2a所示。然后,在所述襯底上形成淺溝槽隔離區11,其余區域為有源區,用二氧化硅填充淺溝槽隔離區11,之后,在有源區上表面生長一層柵極氧化層(圖中未標記);該步驟中,因為淺溝槽填充的二氧化硅在后續刻蝕工藝中會被部分消耗,為了避免產生漏電,工藝要求淺溝槽隔離區需要高出半導體襯底上表面100埃左右,如圖2b所示。接下來,采用傳統沉積工藝方法形成多晶硅柵極101,如圖2c所示。由于淺溝槽隔離區高出一臺階高度,所以,在柵極沉積后表面仍然存在這樣的高度差異,導致形成的柵極圖案的高度以及關鍵尺寸的均勻性都很差。通常,會通過光學臨近修正方法(Optical Proximity Correction,OPC)來改善尺寸均勻性的問題,但高度差是無法改變的。因此,后續模塊工藝、薄膜的厚度的均勻性以及關鍵尺寸的均勻性都受到影響,降低了產品的成品率。
發明內容
本發明的目的在于克服現有技術存在的上述缺陷,提供一種柵極選擇性沉積方案,即在有源區薄的氧化物和溝槽隔離區厚的氧化物上有選擇性的沉積多晶硅柵極,降低多晶硅柵極在有源區和溝槽隔離區的高度差,提高器件的均勻性。
為實現上述目的,本發明的技術方案如下:
一種多晶硅柵極的生長方法,包括以下步驟:
步驟S01:提供一半導體襯底;
步驟S02:在所述襯底上形成淺溝槽隔離區,其它區域為有源區,之后,用二氧化硅填充所述淺溝槽隔離區直至高于所述有源區上表面,形成一具有一定高度的臺階,在所述有源區上表面生長一層柵極氧化層;
步驟S03:采用選擇性沉積工藝方法生長第一柵極,且第一柵極的厚度大于等于所述臺階的高度;
步驟S04:采用傳統沉積工藝方法生長第二柵極。
優選地,步驟S03中,所述選擇性沉積工藝使用的主要氣體原料為SiH2Cl2和HCl,溫度為600~700℃。
優選地,步驟S02中,所述淺溝槽隔離區的深度為2000~3000埃。
優選地,步驟S02中,所述柵極氧化層的厚度為15~25埃。
優選地,步驟S02中,所述臺階的高度為50~150埃。
優選地,步驟S03中,所述第一柵極的厚度為100~200埃。
優選地,步驟S04中,所述第二柵極的厚度為400~600埃。
優選地,步驟S02中,采用化學氣相沉積法填充所述二氧化硅。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611077583.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種Ge的N型歐姆接觸制作方法
- 下一篇:一種功率器件柵極側墻制備方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





